集成電路設計步驟精選(九篇)
前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設計步驟主題范文，僅供參考，歡迎閱讀并收藏。
第1篇：集成電路設計步驟范文
關鍵詞：集成電路設計企業(yè)；項目成本管理
中圖分類號：F275 文獻標識碼：A
收錄日期：2017年3月12日
一、前言
2016年以來，全球經(jīng)濟增速持續(xù)放緩，傳統(tǒng)PC業(yè)務需求進一步萎縮，智能終端市場的需求逐步減弱。美國半導體行業(yè)協(xié)會數(shù)據(jù)顯示，同年1～6月全球半導體市場銷售規(guī)模依舊呈現(xiàn)下滑態(tài)勢，銷售額為1，574億美元，同比下降5.8%。國內(nèi)，經(jīng)過國家集成電路產(chǎn)業(yè)投資基金實施的《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》將近兩年的推動，適應集成電路產(chǎn)業(yè)發(fā)展的政策環(huán)境和投融資環(huán)境基本形成，我國的集成電路產(chǎn)業(yè)繼續(xù)保持高位趨穩(wěn)、穩(wěn)中有進的發(fā)展態(tài)勢。據(jù)中國半導體行業(yè)協(xié)會統(tǒng)計，2016年1～6月全行業(yè)實現(xiàn)銷售額為1，847.1億元，同比增長16.1%，其中，集成電路設計行業(yè)繼續(xù)保持較快增速，銷售額為685.5億元，同比增長24.6%，制造業(yè)銷售額為454.8億元，同比增長14.8%，封裝測試業(yè)銷售額為706.8億元，同比增長9.5%。
國務院在2000年就開始下發(fā)文件鼓勵軟件和集成電路企業(yè)發(fā)展，從政策法規(guī)方面，鼓勵資金、人才等資源向集成電路企業(yè)傾斜；2010年和2012年更是聯(lián)合國家稅務總局下發(fā)文件對集成電路企業(yè)進行稅收優(yōu)惠激勵。2013年國家發(fā)改委等五部門聯(lián)合下發(fā)發(fā)改高技[2013]234號文，凡是符合認定的集成電路設計企業(yè)均可以享受10%的所得稅優(yōu)惠政策。近年來又通過各個部委、省、市和集成電路產(chǎn)業(yè)投資基金對國內(nèi)的集成電路設計企業(yè)進行大幅度的、多項目的資金扶持，以期能縮短與發(fā)達國家的差距。因此，對于這樣一個高投入、高技術、高速發(fā)展的產(chǎn)業(yè)，國家又大力以項目扶持的產(chǎn)業(yè)，做好項目的成本管理非常必要。
二、項目成本管理流程
ο钅康某殺竟芾硪話惴治以下幾個環(huán)節(jié)：
（一）項目成本預測。成本預測是指通過分析項目進展中的各個環(huán)節(jié)的信息和項目進展具體情況，并結合企業(yè)自身管理水平，通過一定的成本預測方法，對項目開展過程中所需要發(fā)生的成本費用及在項目進展過程中可能發(fā)生的合理趨勢和相關的成本費用作出科學合理的測算、分析和預測的過程。對項目的成本預測主要發(fā)生在項目立項申請階段，成本預測的全面準確對項目的進展具有重要作用，是開展項目成本管理的起點。
（二）項目成本計劃。成本計劃是指在項目進展過程中對所需發(fā)生的成本費用進行計劃、分析，并提出降低成本費用的措施和具體的可行方案。通過對項目的成本計劃，可以把項目的成本費用進行分解，將成本費用具體落實到項目的各個環(huán)節(jié)和實施的具體步驟。成本計劃要在項目開展前就需要完成，并根據(jù)項目的進展情況，實施調(diào)節(jié)成本計劃，逐步完善。
（三）項目成本控制。成本控制是指在項目開展過程中對項目所需耗用的各項成本費用按照項目的成本計劃進行適當?shù)谋O(jiān)督、控制和調(diào)節(jié)，及時預防、發(fā)現(xiàn)和調(diào)整項目進行過程中出現(xiàn)的成本費用偏差，把項目的各項成本費用控制在既定的項目成本計劃范圍內(nèi)。成本控制是對整個項目全程的管控，需要具體到每個項目環(huán)節(jié)，根據(jù)成本計劃，把項目成本費用降到最低，并不斷改進成本計劃，以最低的費用支出完成整個項目，達到項目的既定成果。
（四）項目成本核算。成本核算是指在項目開展過程中，整理各項項目的實際成本費用支出，并按照項目立項書的要求進行費用的分類歸集，然后與項目成本計劃中的各項計劃成本進行比對，找出差異的部分。項目的成本核算是進行項目成本分析和成本考核的基礎。
（五）項目成本分析。成本分析是指在完成成本核算的基礎上，對整個完工項目進行各項具體的成本費用分析，并與項目成本計劃進行差異比對，找出影響成本費用波動的原因和影響因素。成本分析是通過全面分析項目的成本費用，研究成本波動的因素和規(guī)律，并根據(jù)分析探尋降低成本費用的方法和途徑，為新項目的成本管理提供有效的保證。
（六）項目成本考核。成本考核是指在項目完成后，項目驗收考核小組根據(jù)項目立項書的要求對整個項目的成本費用及降低成本費用的實際指標與項目的成本計劃控制目標進行比對和差異考核，以此來綜合評定項目的進展情況和最終成果。
三、集成電路設計企業(yè)項目流程
集成電路設計企業(yè)是一個新型行業(yè)的研發(fā)設計企業(yè)，跟常規(guī)企業(yè)的工作流程有很大區(qū)別，如下圖1所示。（圖1）
集成電路設計企業(yè)項目組在收到客戶的產(chǎn)品設計要求后，根據(jù)產(chǎn)品需求進行IC設計和繪圖，設計過程中需要選擇相應的晶圓材料，以便滿足設計需求。設計完成后需要把設計圖紙制造成光刻掩膜版作為芯片生產(chǎn)的母版，在IC生產(chǎn)環(huán)節(jié)，通過光刻掩膜版在晶圓上生產(chǎn)出所設計的芯片產(chǎn)品。生產(chǎn)完成后進入下一環(huán)節(jié)封裝，由專業(yè)的封裝企業(yè)對所生產(chǎn)的芯片進行封裝，然后測試相關芯片產(chǎn)品的參數(shù)和性能是否達到設計要求，初步測試完成后，把芯片產(chǎn)品返回集成電路設計企業(yè)，由設計企業(yè)按照相關標準進行出廠前的測試和檢驗，最后合格的芯片才是項目所要達到成果。
對于集成電路設計企業(yè)來說，整個集成電路的設計和生產(chǎn)流程都需要全方位介入，每個環(huán)節(jié)都要跟蹤，以便設計的產(chǎn)品能符合要求，一旦一個環(huán)節(jié)出了問題，例如合格率下降、封裝不符合要求等，設計的芯片可能要全部報廢，無法返工處理，這將會對集成電路設計企業(yè)帶來很大損失。因此，對集成電路設計企業(yè)的項目成本管理尤為重要。
四、IC設計企業(yè)的項目成本管理
根據(jù)項目管理的基本流程，需要在IC項目的啟動初期，進行IC項目的成本預測，該成本預測需要兼顧到IC產(chǎn)品的每個生產(chǎn)環(huán)節(jié)，由于IC的生產(chǎn)環(huán)節(jié)無法返工處理，因此在成本預測時需要考慮失敗的情況，這將加大項目的成本費用。根據(jù)成本預測作出項目的成本計劃，由項目組按照項目成本計劃對項目的各個環(huán)節(jié)進行成本管控，一旦發(fā)現(xiàn)有超過預期的成本費用支出，需要及時調(diào)整成本計劃，并及時對超支的部分進行分析，降低成本費用的發(fā)生，使項目回歸到正常的軌道上來。成本控制需要考慮到IC的每個環(huán)節(jié)，從晶圓到制造、封裝、測試。
項目成本核算是一個比較艱巨的工作。成本核算人員需要根據(jù)項目立項書的要求，對項目開展過程中發(fā)生的一切成本費用都需要進行分類歸集。由于IC產(chǎn)品的特殊性，產(chǎn)品從材料到生產(chǎn)、封裝、測試，最后回到集成電路設計企業(yè)都是在第三方廠商進行，每一個環(huán)節(jié)的成本費用無法及時掌握，IC產(chǎn)品又有其特殊性，每種產(chǎn)品在生產(chǎn)過程中，不僅依賴于設計圖紙，而且依賴于代工的工藝水平，每個批次的合格率并不盡相同，其成品率通常只有在該種產(chǎn)品的所有生產(chǎn)批次全部回到設計企業(yè)并通過質(zhì)量的合格測試入庫后時才能準確得出。然而，設計企業(yè)的產(chǎn)品并不是一次性全部生產(chǎn)出來，一般需要若干個批次，因此在IC制造階段無法準確知道晶圓上芯片的準確數(shù)量，只能根據(jù)IC生產(chǎn)企業(yè)提供的IC產(chǎn)品數(shù)量進行預估核算，在后面的封裝和測環(huán)節(jié)，依然無法準確獲得IC產(chǎn)品的準確數(shù)量。在IC產(chǎn)品完全封裝測試返回設計企業(yè)后，才能在專業(yè)的設備下進行IC產(chǎn)品數(shù)量的最終確定，然而項目核算需要核算每一個環(huán)節(jié)的成本。因此，核算人員需要根據(jù)IC產(chǎn)品的特點或者前期的IC產(chǎn)品進行數(shù)量的估算進行核算，待項目完成后再進行差異調(diào)整。在成本費用的分類和核算上，如果有國家撥款的項目，需要對項目所使用的固定資產(chǎn)進行固定資產(chǎn)的專項輔助核算，在專項核算中需要列明購買固定資產(chǎn)的名稱、型號、數(shù)量、生產(chǎn)廠商、合同號、發(fā)票號、憑證號等，登記好項目所用的固定資產(chǎn)臺賬，以便在項目完工后，項目驗收能如期順利通過。
項目成本分析和項目成本考核是屬于項目管理完工階段需要做的工作，根據(jù)整個項目進展中發(fā)生的成本費用明細單，與成本計劃進行分類比對和分析，更好地對整個項目進行價值評定，找出差異所在，確定發(fā)生波動的原因，以便對項目的投資收益進行準確的判斷，確定項目和項目組人員的最終成果。
五、總結
項目成本管理是集成電路設計企業(yè)非常重要的一項經(jīng)濟效益指標；而集成電路設計行業(yè)是一個技術發(fā)展、技術更新非常迅速的行業(yè)，IC設計企業(yè)要在這個競爭非常激烈的行業(yè)站住腳跟或者有更好的發(fā)展，就必須緊密把握市場變化趨勢，不斷地進行技術創(chuàng)新、改進技術或工藝，及時調(diào)整市場需求的產(chǎn)品設計方向，持續(xù)不斷地通過科學合理的成本控制方法，從技術上和成本上建立競爭優(yōu)勢；同時，充分利用國家對于集成電路產(chǎn)業(yè)的優(yōu)惠政策，特別是對集成電路設計企業(yè)的優(yōu)惠政策，加大對重大項目和新興產(chǎn)業(yè)IC芯片應用的研發(fā)和投資力度；合理利用中國高等院校、科研院所在集成電路、電子信息領域的研究資源和技術，實現(xiàn)產(chǎn)學研相結合的發(fā)展思路，縮短項目的研發(fā)周期；通過各種途徑加強企業(yè)的項目成本控制，來提高中國IC設計企業(yè)整體競爭實力，縮短與國際廠商的差距。
主要參考文獻：
[1]中國半導體行業(yè)協(xié)會.cn.
第2篇：集成電路設計步驟范文
關鍵詞：版圖設計；集成電路；教學與實踐
中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2014）06-0153-02
目前，集成電路設計公司在招聘新版圖設計員工時，都希望找到已經(jīng)具備一定工作經(jīng)驗的，并且熟悉本行業(yè)規(guī)范的設計師。但是，IC設計這個行業(yè)圈并不大，招聘人才難覓，不得不從其他同行業(yè)挖人才或通過獵頭公司。企業(yè)不得不付出很高的薪資，設計師才會考慮跳槽，于是一些企業(yè)將招聘新員工目標轉(zhuǎn)向了應屆畢業(yè)生或在校生，以提供較低薪酬聘用員工或?qū)嵙暦绞絹砼囵B(yǎng)適合本公司的版圖師。一些具備版圖設計知識的即將畢業(yè)學生就進入了IC設計行業(yè)。但是，企業(yè)通常在招聘時或是畢業(yè)生進入企業(yè)一段時間后發(fā)現(xiàn)，即使是懂點版圖知識的新員工，電路和工藝的知識差強人意，再就是行業(yè)術語與設計軟件使用不夠熟練、甚至不懂。這就要求我們在版圖教學時滲入電路與工藝等知識，使學生明確其中緊密關聯(lián)關系，樹立電路、工藝以及設計軟件為版圖設計服務的理念。
一、企業(yè)對IC版圖設計的要求分析
集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質(zhì)和英語的應用能力等要求之外，大部分是考查專業(yè)應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數(shù)字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數(shù)、設計規(guī)則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業(yè)知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內(nèi)學校開設這方面專業(yè)比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經(jīng)驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。
二、針對企業(yè)要求的版圖設計教學規(guī)劃
1.數(shù)字版圖設計。數(shù)字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現(xiàn)的。自動布局布線工具加載準備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數(shù)字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業(yè)培訓。二是數(shù)字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業(yè)規(guī)范至關重要。
2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。
3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內(nèi)部電路的提取與分析、整理，實現(xiàn)對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調(diào)整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標準單元電路工作原理。
三、教學實現(xiàn)
1.數(shù)字版圖。數(shù)字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統(tǒng)熟悉，尤其是一些常用的基本指令；二是數(shù)字邏輯單元版圖的設計，目前數(shù)字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規(guī)則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調(diào)整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內(nèi)容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內(nèi)容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發(fā)器與SRAM等。在教授時一定要注意符合行業(yè)規(guī)范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發(fā)器等常使用傳輸門實現(xiàn)，繪制版圖時注意晶體管源漏區(qū)的合并；大尺寸晶體管的串并聯(lián)安排合理等。
2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現(xiàn)，經(jīng)常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環(huán)、Dummy晶體管等關鍵技術。在教學方法上，依然采用數(shù)字集成電路版圖的教學過程，實現(xiàn)教與學的同步。在內(nèi)容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環(huán)與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯(lián)拆分的合理性、電阻與電容的類型與計算方法以及布線的規(guī)范性。
3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數(shù)字標準單元的命名規(guī)范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數(shù)字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數(shù)字集成電路版圖教學流程，達到學以致用。教學內(nèi)容當以一個既含數(shù)字電路又含模擬電路的芯片為例。為了提取數(shù)字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規(guī)范。在提取單元電路教學時，說明數(shù)字電路需要歸并同類圖形，例如與非門、或非門、觸發(fā)器等，同樣的圖形不要分析多次。強調(diào)學生注意電路的共性、版圖布局與布線的規(guī)律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規(guī)范性。
集成電路版圖設計教學應面向企業(yè)，按照企業(yè)對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向?qū)W生灌輸IC行業(yè)知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數(shù)字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業(yè)對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內(nèi)容上做了分析探討，力求讓學生在畢業(yè)后可以順利進入IC行業(yè)做出努力。
參考文獻：
[1]王靜霞，余菲，趙杰.面向職業(yè)崗位構建高職微電子技術專業(yè)人才培養(yǎng)模式[J].職業(yè)技術教育，2010，31（14）：5-8.
[2]劉俐，趙杰.針對職業(yè)崗位需求？搖探索集成電路設計技術課程教學新模式[J].中國職業(yè)技術教育，2012，（2）：5-8.
[3]鞠家欣，鮑嘉明，楊兵.探索微電子專業(yè)實踐教學新方法-以“集成電路版圖設計”課程為例[J].實驗技術與管理，2012，29（3）：280-282.
[4]李淑萍，史小波，金曦.微電子技術專業(yè)服務地方經(jīng)濟培養(yǎng)高技能人才的探索[J].職業(yè)技術教育，2010，13（11）：13-16.
第3篇：集成電路設計步驟范文
關鍵詞：電子科學與技術；課程建設；實踐創(chuàng)新能力
中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2017）25-0103-02
電子科學與技術作為信息技術發(fā)展的基石，伴隨著計算機技術、數(shù)字技術、移動通信技術、多媒體技術和W絡技術的出現(xiàn)得到了迅猛的發(fā)展，從初期的小規(guī)模集成電路（SSI）發(fā)展到今天的巨大規(guī)模集成電路（GSI），成為使人類社會進入了信息化時代的先導技術。電子科學與技術專業(yè)是國家重點扶植的學科，本專業(yè)作為信息領域的核心學科，培養(yǎng)國家急需的電子科學與技術專業(yè)高級人才。
在新的歷史條件下，開展電子科學與技術專業(yè)課程建設的改革與實踐研究是非常必要的，這對于培養(yǎng)出具有知識、能力、素質(zhì)協(xié)調(diào)發(fā)展的微電子技術應用型創(chuàng)新創(chuàng)業(yè)人才具有重要的指導意義和戰(zhàn)略意義。本文依據(jù)電子科學與技術專業(yè)本科生課程建設的實際情況，詳細分析了本專業(yè)在課程建設過程中存在的問題，提出了關于電子科學與技術專業(yè)課程建設的幾點改革方案，并進行了一定的探索性實踐。
一、目前課程建設中存在的一些問題
1.在課程設置方面，與行業(yè)發(fā)展結合不緊密，缺乏專業(yè)特色和課程群的建設，課程之間缺少有效地銜接，難以滿足當前人才培養(yǎng)的需求。本專業(yè)的課程設置應當以培養(yǎng)具有扎實的微電子技術領域理論基礎和工程實踐能力，能從事超大規(guī)模集成電路設計、半導體器件和集成電路工藝制造以及相關電子信息技術應用工作的高級工程技術人才和創(chuàng)新創(chuàng)業(yè)人才為培養(yǎng)目標來進行課程建設。
2.在創(chuàng)新實踐教學方面，存在重理論教學和課堂教學，缺乏必要的實踐環(huán)節(jié)，尤其是創(chuàng)新實踐環(huán)節(jié)的教學，相關實踐和實驗教學手段和教學方法過于單一，僅在教師課堂教學講授范例和實驗過程的基礎上，指導學生進行課程實驗，學生按照課程實驗手冊上的具體步驟逐一進行操作，完成課程所要求的實驗。單一的實驗和實踐教學方式難以提升學生的創(chuàng)新實踐和動手能力，更難以實現(xiàn)對所學知識的實踐和靈活運用，難以滿足當前強調(diào)以實踐為主，培養(yǎng)實踐型創(chuàng)新人才的要求。
二、課程建設改革的目的與任務
結合集成電路行業(yè)未來的發(fā)展趨勢以及電子科學與技術專業(yè)總體就業(yè)前景和對人才的需求結構。根據(jù)我國電子科學與技術產(chǎn)業(yè)的現(xiàn)狀和發(fā)展需求，通過對電子科學與技術專業(yè)的課程建設進行改革，重點強調(diào)工程實訓與創(chuàng)新實踐，在課程教學中體現(xiàn)“激發(fā)興趣、夯實基礎、引導創(chuàng)新、全面培養(yǎng)”的教學方針。重新規(guī)劃專業(yè)培養(yǎng)方案和課程設置，以集成電路工藝與設計為重點，設置課程群，構建新的科學的課程體系，突出特色，強化能力培養(yǎng)。
三、課程建設改革的具體內(nèi)容
人才培養(yǎng)目標以厚基礎、寬口徑、重實踐、偏工程為宗旨，培養(yǎng)具有扎實的微電子技術領域理論基礎和工程實踐能力，能從事超大規(guī)模集成電路設計、半導體器件和集成電路工藝制造以及相關電子信息技術應用工作的高級工程技術人才和創(chuàng)新創(chuàng)業(yè)人才。以大規(guī)模集成電路設計、制造和工藝、電子器件和半導體材料、光電子技術應用等方面為專業(yè)特色進行課程建設改革，具體的改革內(nèi)容如下。
1.課程設置。首先，根據(jù)本專業(yè)人才培養(yǎng)目標要求按需設課，明確設課目的，并注意專業(yè)通識課、專業(yè)基礎課、專業(yè)限選課和專業(yè)任選課之間的銜接與學時比例，加強集成電路設計與集成電路工藝方面的課程設置，突出微電子技術方向的特色，明確專業(yè)的發(fā)展目標和方向，將相關課程設置為課程群，通過相關課程的有效銜接，突出能力培養(yǎng)。其次，隨著電子科學與技術的不斷發(fā)展，注重本專業(yè)課程設置的不斷更新和調(diào)整。
2.教學方式。首先，加強對青年教師的培養(yǎng)和訓練，注重講課、實驗、考試及課下各個環(huán)節(jié)的相互結合，即課堂與課下相結合，講課與實驗相結合，平時與考試相結合。其次，講課中注重講解和啟發(fā)相結合，板書和多媒體相結合；實驗中注重方法和原理相結合，知識和能力相結合；考試中注重面上與重點相結合，概念與計算相結合，開卷與閉卷相結合，重點開展課程的網(wǎng)絡化建設，將相關實驗課程的教學錄像上網(wǎng)，通過網(wǎng)絡教學加強學生的實驗實踐能力培養(yǎng)和提高。第三，注重雙語課程的開設與優(yōu)秀經(jīng)典教材的使用相結合，雙語課程與國際該課程接軌。
四、結語
科學與技術專業(yè)課程建設應當圍繞電子科學與技術專業(yè)應用型人才的培養(yǎng)和專業(yè)特色，通過制訂適用集成電路人才培養(yǎng)目標的培養(yǎng)方案、課程設置、實驗體系和教學計劃，突出集成電路工藝與設計實踐環(huán)節(jié)，進而有效地提高實驗和實踐教學質(zhì)量，為培養(yǎng)具有實踐創(chuàng)新能力的科技創(chuàng)新型人才奠定了基礎。
參考文獻：
[1]劉一婷，李新，關艷霞，等.突出專業(yè)特色的電子科學與技術專業(yè)人才培養(yǎng)方案構建[J].高教學刊，2016，（7）：74-75.
[2]李新，劉一婷，揣榮巖，等.集成電路產(chǎn)業(yè)人才培養(yǎng)的課程體系建設[J].教育教學論壇，2016，（1）：63-64.
[3]潘宇恒.電子科學與技術專業(yè)的課程優(yōu)化[J].科研，2016，（3）：00209.
[4]韓益鋒，姚文卿，董良威.電子科學與技術專業(yè)課程體系建設與實踐[J].考試周刊，2014，（45）：148-149.
[5]陶建平.電子科學與技術專業(yè)本科教育質(zhì)量探索與實踐[J].公安海警學院學報，2014，（2）：34-37.
[6]謝海情，唐立軍，唐俊龍，等.集成電路設計專業(yè)課程體系改革與實踐[J].教育教學論壇，2015，（34）：76-77.
[7]全國高等學校教學研究中心.電子科學與技術專業(yè)發(fā)展戰(zhàn)略研究報告[EB/OL].http：///link？rl=fsRthBj31TQQh1FCB740v-yPMYbTKEDaxrKs_caajUeYpVorqPMpcpzfV9wyz-vx3Vd7-hKL37B5rClIwE37dIk5CqZU2M-quD7BTAE_tSMwq，2007-06-18.
[8]劉繼春，毛劍波，楊明武.“電子科學與技術專業(yè)”學科建設的探索與實踐[J].合肥工業(yè)大學學報（社會科學版），2008，（06）：138-141.
[9]王敏杰，朱連軒，袁超.電子信息科學與技術本科人才培養(yǎng)探索[J].科技信息，2009，（30）：20.
[10]李俊杰.淺談電子信息科學技術發(fā)展[J].魅力中國，2010，（10）：237.
[11]陳力穎.《大規(guī)模可編程邏輯器件設計》課程實驗考試改革的探索[J].教育教學論壇，2013，（52）：255-257.
[12]何偉明.高等學校電子科學與技術本科專業(yè)發(fā)展戰(zhàn)略研究報告2006-2010年教育部高等W校電子科學與技術專業(yè)教學指導分委員會[J].電氣電子教學學報，2009，（S1）：1-13.
Reform and Exploration of Course Construction of Electronic Science and Technology
CHEN Li-ying
（School of Electronics and Information Engineering，Tianjin Polytechnic University，Tianjin 300387，China）
第4篇：集成電路設計步驟范文
文章編號：1671-489X（2014）18-0094-03
集成電路測試是集成電路產(chǎn)業(yè)不可或缺的一個重要環(huán)節(jié)，其貫穿了集成電路設計、生產(chǎn)與應用的整個過程。集成電路測試技術的發(fā)展相對滯后于其他環(huán)節(jié)，這在一定程度上制約了集成電路產(chǎn)業(yè)的發(fā)展。集成電路測試產(chǎn)業(yè)不但對測試設備依賴嚴重，對測試技術人員的理論基礎和實踐能力也有著較高要求。為應對上述挑戰(zhàn)，加強電子類學生的就業(yè)競爭力，就要求學生在掌握集成電路工藝、設計基礎知識的同時，還需具備集成電路測試與可測性設計的相關知識[1-2]。
目前，國內(nèi)本科階段開設集成電路測試與可測性設計課程的高校較少，學過的學生也多數(shù)反映比較抽象，不知如何學以致用。究其原因，主要是教學環(huán)節(jié)存在諸多問題[3]。為了提高該課程教學質(zhì)量，本文對該課程教學內(nèi)容、方法進行了初步的探索研究，以期激發(fā)學生的學習主動性，加深對該課程的理解和掌握。
1 理論教學結合實際應用
在理論教學中結合實際應用，有助于學生明確學習目的，提升學習興趣。因此，講授測試重要性時可以結合生活中的應用實例來展開。如目前汽車中的ABS電路如果不通過測試，將會造成人員和汽車的損傷；遠程導彈中的制導電路不通過測試，將無法精確命中目標；制造業(yè)中的數(shù)控機床控制電路，交通信號燈的轉(zhuǎn)向時間顯示電路，家電產(chǎn)品中的MP3、MP4解碼電路等，均需進行測試等。通過這些介紹，可以使學生了解測試的重要性，從而能更加主動地去掌握所學知識。
2 合理安排教學內(nèi)容
針對集成電路測試與可測性設計的重要性，電子類專業(yè)在本科生三年級時開設集成電路測試與可測性設計課程。該課程的教材采用以中文教材《VLSI測試方法學和可測性設計》（雷紹允著）為主、以英文原版教材《數(shù)字系統(tǒng)測試與可測性設計》（Miron Abramovici著）為輔的形式，結合國外高校的授課內(nèi)容和可測性設計在工業(yè)界的應用，對課程內(nèi)容進行設計。課程定為48學時，課程內(nèi)容大致分為集成電路測試、可測性設計和上機實驗三個部分。
集成電路測試 這部分內(nèi)容安排20個學時，主要講解集成電路的常用測試設備、測試方法、集成電路的失效種類、常用的故障模型以及故障檢測的方法。組合邏輯電路測試著重講解測試圖形生成方法，主流EDA軟件核心算法，包括布爾差分法、D算法、PODEM以及FAN算法等。時序電路測試講解時序電路的測試模型和方法，介紹時序電路的初始化、功能測試以及測試向量推導方法。
集成電路可測性設計 這部分內(nèi)容安排16個學時，主要講解集成電路專用可測性設計方法如電路分塊、插入測試點、偽窮舉、偽隨機等一些較為成熟的可測性設計方法。同時講解工業(yè)界較為流行的可測性設計結構。
上機實驗 這部分內(nèi)容安排12學時。目前主流測試與可測性設計EDA軟件Synopsys屬于商業(yè)軟件，收費較高，難以在高校普及使用。為此，本課程選取開源軟件ATALANTA和FSIM并基于ISCAS85標準電路，進行故障測試圖形生成實驗。此外，通過在實驗手冊中編排基于Quartus軟件的電路可測性結構設計等內(nèi)容，將實驗和理論講解有機結合。
3 培養(yǎng)學生舉一反三的能力
創(chuàng)設問題情境，啟發(fā)學生自主利用已學知識，積極思考、探索。如在講授組合邏輯故障測試向量生成時，以較為簡單的組合邏輯為例，對圖1提出以下問題[4]。
1）為了能夠反映在電路內(nèi)部節(jié)點所存在的故障，必須對故障節(jié)點設置正常邏輯值的非量，這個步驟稱為故障激活。對應于圖1，如何激活故障G s-a-1？
2）為了能夠?qū)⒐收闲狦傳播到輸出I，則沿著故障傳播路徑的所有門必須被選通，也就是敏化傳播路徑上的門。對應圖1，如何傳播故障G s-a-1？
3）根據(jù)激活和敏化故障的要求，如何設置對應的原始輸入端的信號值？
通過提問思考和共同探討，問題得以解決，學生印象深刻，對后續(xù)理解各種測試向量生成算法奠定基礎。
4 實例講解
集成電路測試與可測性設計是一門理論化較強的課程，學生在學習過程中可能會產(chǎn)生“學以何用”的疑問。為消除這些疑問，加強學生學習興趣，明確學習目的，需要授課教師在課程講解過程中穿插一些測試實例。為此，本課程以科研項目中所涉及的部分測試實例為樣本，結合學生的掌握和接受能力加以簡化，作為課堂講解實例。
下面以某個整機系統(tǒng)中所涉及的一款數(shù)字編碼器為例，進行功能和引腳規(guī)模的簡化，最終形成圖2所示的簡化編碼器原理圖。針對該原理圖和具體工作原理，講解該編碼器的基本測試方法和過程。
圖2所示編碼器有四個地址輸入引腳（A0～A3），一個電源引腳VDD（5 V），一個時鐘輸入引腳CLK，一個輸出引腳DOUT和一個接地引腳GND。在地址端（A0～A3）輸入一組編碼，經(jīng)過編碼器編碼，在DOUT端串行輸出。編碼的規(guī)律如圖3所示，編碼輸出順序（先左后右）：A0編碼A1編碼A2編碼A3編碼同步位。
該測試實例主要圍繞功能測試來進行具體講解。功能測試通過真值表（測試圖形）來驗證編碼器功能是否正確。編碼器輸入引腳可接三種狀態(tài)：高電平（1）、低電平（0）和懸空（f）。本實例只列舉三組真值表來對該編碼器進行測試，即輸入引腳分別為1010、0101、ffff。真值表中的每一行代表一個時鐘周期（T）。H（高電平）和L（低電平）代表編碼器正確編碼時DOUT引腳的輸出電平。針對1010的輸入，參照圖3編碼規(guī)律和表1編碼順序，DOUT輸出按A0 A1 A2 A3（1010）順序?qū)崿F(xiàn)編碼，具體真值表如圖4所示。
圖4中Repeat n（n為自然數(shù)）代表重復驗證該行n個時鐘。該測試圖形通過測試系統(tǒng)的開發(fā)環(huán)境編譯器編譯成測試機控制碼，發(fā)送給測試系統(tǒng)控制器。測試系統(tǒng)發(fā)出被測電路所需的各種輸入信號并捕獲被測電路的輸出引腳DOUT信號。當實際測試采樣DOUT引腳所得信號與測試圖形中的期望輸出完全相符時，表示被測電路功能正確，測試通過。反之，則提示有錯，編碼器功能失效。同樣，當輸入分別為0101和ffff時，測試圖形如圖5、圖6所示。
實際數(shù)字集成電路測試的過程遠比上述過程復雜，本例中所講解的功能測試是一種不完全測試，測試的故障覆蓋率和測試效果有待商榷。然而，無論多復雜的功能測試，其主要測試原理基本類似。通過這樣的測試實例講解，能夠讓學生了解測試圖形的功能，熟悉數(shù)字電路測試的大體過程和基本原理，加深對理論知識的理解。
5 重視與相關學科的交叉銜接
作為電子類的專業(yè)課，本課程橫跨計算機軟件技術、電路設計技術、數(shù)學、物理等多個領域。有鑒于此，在教學中應盡可能地體現(xiàn)集成電路測試與可測性設計與其他課程的關系，在教學中為后續(xù)課程打下基礎。
第5篇：集成電路設計步驟范文
【關鍵詞】IC設計 IC工藝流程 良率 精益化成本控制
精益思想是一種先進的管理思想，把它運用到IC設計項目成本管理當中，能夠有效的控制項目成本和產(chǎn)品研發(fā)的周期，因為精益思想的核心就是消除浪費，減少不必要的支出。運用精益思想對企業(yè)的整個項目流程進行控制，從產(chǎn)品的立項、市場調(diào)研、可行性分析、研發(fā)設計、生產(chǎn)等階段，實施嚴格產(chǎn)品成本控制，從而實現(xiàn)產(chǎn)品的全壽命周期成本控制。在精益設計成本控制中運用目標成本規(guī)劃法、價值工程、質(zhì)量功能展開等方法，能夠有效的控制設計成本，同時把顧客的需求融合到產(chǎn)品的設計當中。在精益采購成本控制階段，企業(yè)可以通過規(guī)范采購制度和經(jīng)濟批量訂貨等方法來降低采購成本。精益生產(chǎn)階段，企業(yè)可以運用敏捷制造和全面質(zhì)量管理，及時發(fā)現(xiàn)生產(chǎn)過程中的浪費現(xiàn)象并與改正，消除浪費，降低成本。精益物流成本控制階段，企業(yè)可以采用價值流程分析對整個流程分析，尋求不必要的浪費?？傊?，精益思想的重點就在減少浪費，提高顧客滿意度，從而達到降低成本，提高企業(yè)的綜合競爭力。
一、精益化成本控制的特點
（一）連續(xù)流動性
連續(xù)流動性是指價值流在供應鏈上連續(xù)不斷的進行，企業(yè)只在合適的時間，按合適的數(shù)量生產(chǎn)所需要的產(chǎn)品。對IC設計企業(yè)而言，它的上游產(chǎn)業(yè)是晶圓廠，下游企業(yè)是封裝測試廠，目前大部分的IC設計企業(yè)都是根據(jù)訂單來生產(chǎn)，同時合理備足為滿足市場不確定性需求的庫存，企業(yè)要實現(xiàn)理想的價值流動，就要將上、下游的各項作業(yè)從外部結構上改造成若干個包含幾項增值作業(yè)的自我管理生產(chǎn)單元，在這個生產(chǎn)單元內(nèi)，設備和人力按照流程的順序來進行安排。如果不能實現(xiàn)這種連續(xù)的均衡生產(chǎn)，那么某些生產(chǎn)單元的生產(chǎn)進度就可能會落在后面，導致下游工序出現(xiàn)閑置時間，而另外一些時候，這些生產(chǎn)單元又可能停工待料。企業(yè)生產(chǎn)實現(xiàn)連續(xù)流動之后，便可縮短訂貨提前期，大幅度降低庫存，能盡早的發(fā)現(xiàn)并解決問題，使企業(yè)生產(chǎn)計劃有條不紊，持續(xù)不斷地進行。因此，在價值流管理中，首先應保證生產(chǎn)作業(yè)的連續(xù)流動性。
（二）價值鏈分析
實現(xiàn)精益生產(chǎn)管理，最基本的一條就是消滅浪費，而在企業(yè)的生產(chǎn)經(jīng)營活動中，要消滅浪費，就必須判別企業(yè)生產(chǎn)中的兩個基本構成：增值和非增值活動。價值鏈管理就是通過繪制價值流程圖，進行價值流程圖分析來發(fā)現(xiàn)并消滅浪費、降低成本，贏取最高的邊際利潤。從IC設計、制造分工流程圖來看，主要包括：IC設計、晶圓生產(chǎn)及后段的封裝測試，在設計階段，企業(yè)必須按照項目的進度如期完成產(chǎn)品的開發(fā)；晶圓廠必須根據(jù)IC設計企業(yè)的集成電路布圖完成原材料的生產(chǎn)；而對于封裝測試企業(yè)必須在保持產(chǎn)品良率的前提下，及時完成產(chǎn)成品的交付；這些價值鏈流動的過程中，由于每個階段可能是在不同的地點完成，物流成本的控制是IC設計企業(yè)必須高度重視。
（三）研發(fā)、生產(chǎn)過程的標準化作業(yè)
從IC企業(yè)都是面向市場開發(fā)新產(chǎn)品，能后根據(jù)項目的進度和目前公司的狀況，合理安排資源，每個項目的進行必須通過產(chǎn)品定義、規(guī)劃、模擬仿真、布圖及后期的工程測試等，如果在這些過程中，能夠?qū)嵭泄ぷ鬟^程的標準化，將有力推動人力資源節(jié)約和按時按質(zhì)完成項目。在實施標準化過程中，要遵循三個指導原則：一是與研發(fā)人員一起努力，共同確定效率最高的工作方法，并確保對此達成一致意見。二是利用標準化工作組合表來理解過程周期時間與生產(chǎn)節(jié)拍之間的關系。三是遵守生產(chǎn)節(jié)拍，這是標準化工作的一個關鍵計量指標，不要試圖通過對每個人的工作負荷做一些實質(zhì)性的改變來適應生產(chǎn)節(jié)拍的變化，當生產(chǎn)節(jié)拍縮短時，應對各項工作進行合理化改進。必要時可增加人員，當生產(chǎn)節(jié)拍加長時，可給生產(chǎn)過程分配較少的雇員。實施標準化工作能夠最大限度的發(fā)揮人力和機器的效用，與此同時還能確保安全的工作條件。只要從價值流的這三個方面去理解和實施價值流活動，就能達到消滅浪費，降低成本，優(yōu)化資源配置，提高運營管理水平的目的。
二、我國IC設計企業(yè)實行精益化成本控制的目的和意義
改革開放30多年來，隨著國外資金、技術和管理理念的不斷引進，我國企業(yè)的管理水平雖已有一定程度的提高，但仍未擺脫陳舊的管理模式與落后的管理手段。從整體水平來看，國內(nèi)IC企業(yè)規(guī)模都不算大，但普遍都具有大量生產(chǎn)模式下的大企業(yè)病，即：機構臃腫、管理效率低下，企業(yè)計劃決策的速度慢，影響了企業(yè)的應變能力；企業(yè)內(nèi)信息傳輸，溝通不及時、高庫存量，保證生產(chǎn)難以降低成本，員工的積極性和創(chuàng)造性得不到充分發(fā)揮。
應用精益管理模式在我國半導體行業(yè)具有更特別的意義：
第一，我國IC研發(fā)設計人均資源相對短缺，技術來源大部分是通過解剖獲得，缺乏創(chuàng)造性，生產(chǎn)效率低下，資源有效利用率低，因此以消滅“浪費”為理念的精益生產(chǎn)方式值得采納，以便實現(xiàn)資源優(yōu)化和可持續(xù)發(fā)展目標；
第二，精益管理本身起源于東方的文化環(huán)境，肯有較強烈的集體主義觀念，比西方更重視個人主義更容易實施，比較適合IC企業(yè)依靠團隊的力量完成項目的現(xiàn)狀；
第三，針對目前我國管理水平較低的現(xiàn)狀，低起點必然會緊跟著一個高速發(fā)展階段，精益管理將直接給企業(yè)帶來新的活力和顯著的經(jīng)濟效益。
三、精益化成本控制在IC設計企業(yè)的實施
（一）全面的成本成本控制――“零虧損”
合理控制庫存，庫存是企業(yè)的“萬惡之源”，它不僅占用企業(yè)的資金，增加資金成本，更重要的是由于有了庫存，生產(chǎn)線上即使出現(xiàn)了不合格產(chǎn)品，工人也可以從容返修，從而放松了對“零返修庫”的追求。遵循快速調(diào)整和小批量生產(chǎn)原則，從而保持了較低的存貨水平。
（二）優(yōu)質(zhì)的售后服務――“零投訴”
及時、有效的滿足顧客的需求，是企業(yè)的根本宗旨，也是企業(yè)生存的源泉；顧客對于產(chǎn)品的品質(zhì)的訴愿，必須高度重視并及時反饋并指派FAE工程師上門解決；在這個過程中，除了要傾聽客戶對產(chǎn)品品質(zhì)的意見，還有要不斷改良產(chǎn)品的工藝和服務質(zhì)量難題，企業(yè)也應從客戶的訴愿中挖掘未滿足的市場需求。
（三）合理有效利用公司的各種資源――“零浪費”
任何不直接增加產(chǎn)品價值的費用都是浪費，所以要盡量減少管理費用。要消除任何無增值的動作、環(huán)節(jié)和步驟。同時，建立新型的供應商合作關系，企業(yè)應當將一個自己滿意的供應商看作是自己公司的一部分，從原材料晶圓，到后段的代工商的選擇，再到滿足客戶的市場需求，共同為提高產(chǎn)品質(zhì)量和適時供貨而努力，不光光是通過價格手段，盤剝供應商或者客戶。
（四）研發(fā)項目、產(chǎn)品生產(chǎn)實行嚴格的工期管理――“零延時”
新項目開始研發(fā)前，市場部要與研發(fā)等部門，做好前期的市場調(diào)研和可信析分析，避免盲目開發(fā)新項目或開發(fā)的項目而產(chǎn)品沒市場；對于確定要開發(fā)的項目，要合理為項目配置資源，明確研發(fā)項目的每個步驟的工期要求，按時按質(zhì)的如期完成項目，項目如果出現(xiàn)拖延就是成本的浪費；
（五）實行全面的質(zhì)量管理――“零缺陷”
提高質(zhì)量無需增加成本，因為從長期看，提高產(chǎn)品質(zhì)量了產(chǎn)品市場占有率，從而相對降低了成本，即質(zhì)量成本占銷售收入百分比不斷下降，使得企業(yè)競爭力不斷加強。通過提高質(zhì)量、減少浪費才能贏得利潤，質(zhì)量是利潤的源泉。錯誤是一種財富，因為只有出現(xiàn)瑕疵才能發(fā)現(xiàn)生產(chǎn)過程的不完美，才難使之逐漸完善而不再產(chǎn)生疵點，即犯錯誤是為了不犯錯誤。缺陷是可以避免的，“零缺陷”是促進企業(yè)不斷發(fā)現(xiàn)IC產(chǎn)品在設計和應用中的缺陷并加以改進的一種標準。
（六）實行全面的安全管理――“零事故”
安全生產(chǎn)是企業(yè)的社會責任，也是保證產(chǎn)品質(zhì)量的有效手段，減少安全事故的發(fā)生，其實就是在為企業(yè)避免不必要的損失，節(jié)約成本；同時也是為企業(yè)樹立良好的品牌形象。
四、總結語
IC設計是個技術淘汰、技術更新非常迅速的行業(yè)，企業(yè)要在這個競爭非常激烈行業(yè)求得生存或者發(fā)展，必須緊密把握市場的變化趨勢，不斷的改進技術或工藝，持續(xù)不斷的通過精益化的成本控制手段，從技術上和成本上建立競爭優(yōu)勢；同時充分利用國家對于集成電路產(chǎn)業(yè)的優(yōu)惠政策，加大重大項目和新興產(chǎn)業(yè)IC芯片應用的研發(fā)和投資力度；合理利用中國高等院校的在集成電路、電子信息領域的研究資源，實現(xiàn)產(chǎn)學研相結合的發(fā)展思路，縮短項目的研發(fā)周期；通過各種途徑推行精益化的成本控制手段，來達到提高中國IC設計企業(yè)整體競爭實力，擴大市場份額。
以上是筆者對精益化成本控制在IC設計企業(yè)的應用的一些膚淺的認識，不當之處敬請讀者指正。
參考文獻
[1]劉勝軍.精益化生產(chǎn)現(xiàn)代IE[M].第一版海天出版社，2006：67.
第6篇：集成電路設計步驟范文
關鍵詞：嵌入式系統(tǒng) 設計 單片系統(tǒng)(SOC) 硬件描述語言(HDL) IP內(nèi)核
一、嵌入式系統(tǒng)設計方法變化的背景
嵌入式系統(tǒng)設計方法的演化總的來說是因為應用需求的牽引和IT技術的推動。
1.隨著微電子技術的不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路的集成度和工藝水平不斷提高。硅材料與人類智慧的結合，生產(chǎn)出大批量的低成本、高可靠性和高精度的微電子結構模塊，推動了一個全新的技術領域和產(chǎn)業(yè)的發(fā)展。在此基礎上發(fā)展起來的器件可編程思想和微處理（器）技術可以用軟件來改變和實現(xiàn)硬件的功能。微處理器和各種可編程大規(guī)模集成專用電路、半定制器件的大量應用，開創(chuàng)了一個嶄新的應用世界，以至廣泛影響著并在逐步改變著人類的生產(chǎn)、生活和學習等社會活動。
2.計算機硬件平臺性能的大幅度提高，使很多復雜算法和方便使用的界面得以實現(xiàn)，大大提高了工作效率，給復雜嵌入式系統(tǒng)輔助設計提供了物理基礎。
3.高性能的EDA綜合開發(fā)工具（平臺）得到長足發(fā)展，而且其自動化和智能化程度不斷提高，為復雜的嵌入式系統(tǒng)設計提供了不同用途和不同級別集編輯、布局、布線、編譯、綜合、模擬、測試、驗證和器件編程等一體化的易于學習和方便使用的開發(fā)集成環(huán)境。
4.硬件描述語言HDL(Hardware Des cription Language)的發(fā)展為復雜電子系統(tǒng)設計提供了建立各種硬件模型的工作媒介。它的描述能力和抽象能力強，給硬件電路，特別是半定制大規(guī)模集成電路設計帶來了重大的變革。目前，用得較多的有已成為IEEE為 STD1076標準的VHDL、IEEE STD 1364標準的Verilog HDL和Altera公司企業(yè)標準的AHDL等。
由于HDL的發(fā)展和標準化，世界上出現(xiàn)了一批利用HDL進行各種集成電路功能模塊專業(yè)設計的公司。其任務是按常用或?qū)Ｓ霉δ?，用HDL來描述集成電路的功能和結構，并經(jīng)過不同級別的驗證形成不同級別的IP內(nèi)核模塊，供芯片設計人員裝配或集成選用。
IP（Intellectual Property）內(nèi)核模塊是一種預先設計好的甚至已經(jīng)過驗證的具有某種確定功能的集成電路、器件或部件。它有幾種不同形式。IP內(nèi)核模塊有行為（behavior）、結構（structure）和物理（physical）3級不同程度的設計，對應有主要描述功能行為的“軟IP內(nèi)核(soft IP core)”、完成結構描述的“固IP內(nèi)核(firm IP core)”和基于物理描述并經(jīng)過工藝驗證的“硬IP內(nèi)核(hard IP core)”3個層次。這相當于集成電路（器件或部件）的毛坯、半成品和成品的設計技術。
軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過行為級設計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級網(wǎng)表，并可以進行后續(xù)結構設計，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結合成一體，根據(jù)各種不同的半導體工藝，設計成具有不同性能的器件。可以商品化的軟IP內(nèi)核一般電路結構總門數(shù)都在5000門以上。但是，如果后續(xù)設計不當，有可能導致整個結果失敗。軟IP內(nèi)核又稱作虛擬器件。
硬IP內(nèi)核是基于某種半導體工藝的物理設計，已有固定的拓撲布局和具體工藝，并已經(jīng)過工藝驗證，具有可保證的性能。其提供給用戶的形式是電路物理結構掩模版圖和全套工藝文件，是可以拿來就用的全套技術。
固IP內(nèi)核的設計深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設計外，還完成了門電路級綜合和時序仿真等設計環(huán)節(jié)。一般以門電路級網(wǎng)表形式提交用戶使用。
TI，Philips和Atmel等廠商就是通過Intel授權，用其MCS51的IP內(nèi)核模塊結合自己的特長開發(fā)出有個性的與Intel MCS51兼容的單片機。
常用的IP內(nèi)核模塊有各種不同的CPU(32/64位CISC/RISC結構的CPU或8/16位微控制器/單片機，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、標準接口、網(wǎng)絡單元、編譯器、編碼/解碼器和模擬器件模塊等。豐富的IP內(nèi)核模塊庫為快速地設計專用集成電路和單片系統(tǒng)以及盡快占領市場提供了基本保證。
5.軟件技術的進步，特別是嵌入式實時操作系統(tǒng)EOS(Embedded Operation System）的推出，為開發(fā)復雜嵌入式系統(tǒng)應用軟件提供了底層支持和高效率開發(fā)平臺。EOS是一種功能強大、應用廣泛的實時多任務系統(tǒng)軟件。它一般都具有操作系統(tǒng)所具有的各種系統(tǒng)資源管理功能，用戶可以通過應用程序接口API調(diào)用函數(shù)形式來實現(xiàn)各種資源管理。用戶程序可以在EOS的基礎上開發(fā)并運行。它與通用系統(tǒng)機中的OS相比，主要有系統(tǒng)內(nèi)核短小精悍、開銷小、實時性強和可靠性高等特點。完善的EOS還提供各種設備的驅(qū)動程序。為了適應網(wǎng)絡應用和Internet應用。還可以提供TCP/IP協(xié)議支持。目前流行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0、日本東京大學的Tron和各種開放源代碼的嵌入式Linux以及國內(nèi)開發(fā)成功的凱思集團的Hopen OS和浙江大學的HBOS。
轉(zhuǎn)貼于 二、嵌入式系統(tǒng)設計方法的變化
過去擅長于軟件設計的編程人員一般對硬件電路設計“敬而遠之”，硬件設計和軟件設計被認為是性質(zhì)完全不同的技術。
隨著電子信息技術的發(fā)展，電子工程出身的設計人員，往往還逐步涉足軟件編程。其主要形式是通過微控制器（國內(nèi)習慣稱作單片機）的應用，學會相應的匯編語言編程。在設計規(guī)模更大的集散控制系統(tǒng)時，必然要用到已普及的PC機，以其為上端機，從而進一步學習使用Quick BASIC，C，C++，VC和VB等高級語言編程作系統(tǒng)程序，設計系統(tǒng)界面，通過與單片機控制的前端機進行多機通信構成集中分布控制系統(tǒng)。
軟件編程出身的設計人員則很少有興趣去學習應用電路設計。但是，隨著計算機技術的飛速發(fā)展，特別是硬件描述語言HDL的發(fā)明，系統(tǒng)硬件設計方法發(fā)生了變化，數(shù)字系統(tǒng)的硬件組成及其行為完全可以用HDL來描述和仿真。在這種情況下，設計硬件電路不再是硬件設計工程師的專利，擅長軟件編程的設計人員可以借助于HDL工具來描述硬件電路的行為、功能、結構、數(shù)據(jù)流、信號連接關系和定時關系，設計出滿足各種要求的硬件系統(tǒng)。
EDA工具允許有兩種設計輸入工具，分別適應硬件電路設計人員和軟件編程人員兩種不同背景的需要。讓具有硬件背景的設計人員用已習慣的原理圖輸入方式，而讓具有軟件背景的設計人員用硬件描述語言輸入方式。由于用HDL描述進行輸入，因而與系統(tǒng)行為描述更接近，且更便于綜合、時域傳遞和修改，還能建立獨立于工藝的設計文件，所以，擅長軟件編程的人一旦掌握了HDL和一些必要的硬件知識，往往可以比習慣于傳統(tǒng)設計的工程師設計出更好的硬件電路和系統(tǒng)。所以，習慣于傳統(tǒng)設計的工程師應該學會用HDL來描述和編程。
三、嵌入式系統(tǒng)設計的3個層次
嵌入式系統(tǒng)設計有3個不同層次。
1.第1層次：以PCB CAD軟件和ICE為主要工具的設計方法。
這是過去直至現(xiàn)在我國單片機應用系統(tǒng)設計人員一直沿用的方法，其步驟是先抽象后具體。
抽象設計主要是根據(jù)嵌入式應用系統(tǒng)要實現(xiàn)的功能要求，對系統(tǒng)功能細化，分成若干功能模塊，畫出系統(tǒng)功能框圖，再對功能模塊進行硬件和軟件功能實現(xiàn)的分配。
具體設計包括硬件設計和軟件設計。硬件設計主要是根據(jù)性能參數(shù)要求對各功能模塊所需要使用的元器件進行選擇和組合，其選擇的基本原則就是市場上可以購買到的性價比最高的通用元器件。必要時，須分別對各個沒有把握的部分進行搭試、功能檢驗和性能測試，從模塊到系統(tǒng)找到相對優(yōu)化的方案，畫出電路原理圖。硬件設計的關鍵一步就是利用印制板(PCB)計算機輔助設計(CAD)軟件對系統(tǒng)的元器件進行布局和布線，接著是印制板加工、裝配和硬件調(diào)試。
工作量最大的部分是軟件設計。軟件設計貫穿整個系統(tǒng)的設計過程，主要包括任務分析、資源分配、模塊劃分、流程設計和細化、編碼調(diào)試等。軟件設計的工作量主要集中在程序調(diào)試，所以軟件調(diào)試工具就是關鍵。最常用和最有效的工具是在線仿真器(ICE)。
2.第2層次：以EDA工具軟件和EOS為開發(fā)平臺的設計方法。
隨著微電子工藝技術的發(fā)展，各種通用的可編程半定制邏輯器件應運而生。在硬件設計時，設計師可以利用這些半定制器件，逐步把原先要通過印制板線路互連的若干標準邏輯器件自制成專用集成電路(ASIC)使用，這樣，就把印制板布局和布線的復雜性轉(zhuǎn)換成半定制器件內(nèi)配置的復雜性。然而，半定制器件的設計并不需要設計人員有半導體工藝和片內(nèi)集成電路布局和布線的知識和經(jīng)驗。隨著半定制器件的規(guī)模越來越大，可集成的器件越來越多，使印制板上互連器件的線路、裝配和調(diào)試費用越來越少，不僅大大減少了印制板的面積和接插件的數(shù)量，降低了系統(tǒng)綜合成本，增加了可編程應用的靈活性，更重要的是降低了系統(tǒng)功耗，提高了系統(tǒng)工作速度，大大提高了系統(tǒng)的可靠性和安全性。
這樣，硬件設計人員從過去選擇和使用標準通用集成電路器件，逐步轉(zhuǎn)向自己設計和制作部分專用的集成電路器件，而這些技術是由各種EDA工具軟件提供支持的。
半定制邏輯器件經(jīng)歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL、復雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA的發(fā)展過程。其趨勢是集成度和速度不斷提高，功能不斷增強，結構趨于更合理，使用變得更靈活和方便。
設計人員可以利用各種EDA工具和標準的CPLD和FPGA等，設計和自制用戶專用的大規(guī)模集成電路。然后再通過自下而上的設計方法，把用半定制器件設計自制的集成電路、可編程外圍器件、所選擇的ASIC與嵌入式微處理器或微控制器在印制板上布局、布線構成系統(tǒng)。
3.第3層次：以IP內(nèi)核庫為設計基礎，用軟硬件協(xié)同設計技術的設計方法。
20世紀90年代后，進一步開始了從“集成電路”級設計不斷轉(zhuǎn)向“集成系統(tǒng)”級設計。目前已進入單片系統(tǒng)SOC（System on a chip）設計階段，并開始進入實用階段。這種設計方法不是把系統(tǒng)所需要用到的所有集成電路簡單地二次集成到1個芯片上，如果這樣實現(xiàn)單片系統(tǒng)，是不可能達到單片系統(tǒng)所要求的高密度、高速度、高性能、小體積、低電壓、低功耗等指標的，特別是低功耗要求。單片系統(tǒng)設計要從整個系統(tǒng)性能要求出發(fā)，把微處理器、模型算法、芯片結構、外圍器件各層次電路直至器件的設計緊密結合起來，并通過建立在全新理念上的系統(tǒng)軟件和硬件的協(xié)同設計，在單個芯片上完成整個系統(tǒng)的功能。有時也可能把系統(tǒng)做在幾個芯片上。因為，實際上并不是所有的系統(tǒng)都能在一個芯片上實現(xiàn)的；還可能因為實現(xiàn)某種單片系統(tǒng)的工藝成本太高，以至于失去商業(yè)價值。目前，進入實用的單片系統(tǒng)還屬簡單的單片系統(tǒng)，如智能IC卡等。但幾個著名的半導體廠商正在緊鑼密鼓地研制和開發(fā)像單片PC這樣的復雜單片系統(tǒng)。
單片系統(tǒng)的設計如果從零開始，這既不現(xiàn)實也無必要。因為除了設計不成熟、未經(jīng)過時間考驗，其系統(tǒng)性能和質(zhì)量得不到保證外，還會因為設計周期太長而失去商業(yè)價值。
為了加快單片系統(tǒng)設計周期和提高系統(tǒng)的可靠性，目前最有效的一個途徑就是通過授權，使用成熟優(yōu)化的IP內(nèi)核模塊來進行設計集成和二次開發(fā)，利用膠粘邏輯技術GLT（Glue Logic Technology），把這些IP內(nèi)核模塊嵌入到SOC中。IP內(nèi)核模塊是單片系統(tǒng)設計的基礎，究竟購買哪一級IP內(nèi)核模塊，要根據(jù)現(xiàn)有基礎、時間、資金和其他條件權衡確定。購買硬IP內(nèi)核模塊風險最小，但付出最大，這是必然的。但總的來說，通過購買IP內(nèi)核模塊不僅可以降低開發(fā)風險，還能節(jié)省開發(fā)費用，因為一般購買IP內(nèi)核模塊的費用要低于自己單獨設計和驗證的費用。當然，并不是所需要的IP內(nèi)核模塊都可以從市場上買得到。為了壟斷市場，有一些公司開發(fā)出來的關鍵IP內(nèi)核模塊（至少暫時）是不愿意授權轉(zhuǎn)讓使用的。像這樣的IP內(nèi)核模塊就不得不自己組織力量來開發(fā)。
這3個層次各有各的應用范圍。從應用開發(fā)角度看，在相當長的一段時間內(nèi)，都是采用前2種方法。第3層次設計方法對一般具體應用人員來說，只能用來設計簡單的單片系統(tǒng)。而復雜的單片系統(tǒng)則是某些大的半導體廠商才能設計和實現(xiàn)的，并且用這種方法實現(xiàn)的單片系統(tǒng)，只可能是那些廣泛使用、具有一定規(guī)模的應用系統(tǒng)才值得投入研制。還有些應用系統(tǒng)，因為技術問題或商業(yè)價值問題并不適宜用單片實現(xiàn)。當它們以商品形式推出相應單片系統(tǒng)后，應用人員只要會選用即可。所以，3個層次的設計方法會并存，并不會簡單地用后者取代前者。 初級應用設計人員會以第1種方法為主；富有經(jīng)驗的設計人員會以第2種方法為主；很專業(yè)的設計人員會用第3種方法進行簡單單片系統(tǒng)的設計和應用。但所有的設計人員都可以應用半導體大廠商推出的用第3種方法設計的專用單片系統(tǒng)。
結束語
第7篇：集成電路設計步驟范文
【關鍵詞】EDA技術；層次性；教學探索
0 引言
隨著電子科技的發(fā)展，集成電路在信息產(chǎn)業(yè)中越來越受到重視，集成電路設計業(yè)逐漸發(fā)展成為一門科學。隨著社會的發(fā)展，對于集成電路的設計也有更高的要求，包括對于每個設計步驟進行驗證以及IP核的復用等，因此，靈活掌握集成電路設計基礎的EDA技術，已成為各高校電子、電信、通信等本科專業(yè)的課程要求。該門課程的顯著特點是應用性強，要求學生更多地參與到實踐當中，而對于培養(yǎng)應用型人才的三本院校而言，則要在此基礎上提高學生的動手能力。本文根據(jù)三本院校的特點、當前EDA設計現(xiàn)狀以及多年來從事EDA教學經(jīng)驗，在EDA課程的教學過程中對于分層次的教學方法進行了實踐和探索。
1 EDA當前的教授情況
當前電子信息技術飛速發(fā)展，電子科學技術、電子信息工程等相關的電子類專業(yè)已經(jīng)在各個高校廣泛開展，而EDA作為電子設計類中的一門重要學科，在各大院校的課程設置中基本普及。目前，三本院校中對于課程安排的課時較少，學生實踐不夠，對于EDA技術的掌握和運用情況不夠深入，在畢業(yè)設計中也很少體現(xiàn)。EDA技術是在模擬電子技術、數(shù)字電子技術知識的基本上進行學習的一門課程，而三本院校的學生專業(yè)基礎相對薄弱，對于理論知識的理解有一定的難度，因此對于同樣要求的理論知識所花費的時間相對較多，則動手實踐的時間必然減少。雖然三本院校的學生對于動手實踐的興趣比較濃厚，但是當前的驗證性實驗較多，使學生無法保持熱情，而創(chuàng)新性實驗對于基礎不牢固的同學來說比較困難，不能充分提高學生的主動性[1]。
2 EDA分層次教學探索
本校課程的設置和講授以應用性為主導，當前EDA課程的安排為64學時，并且配備兩周的課程設計，內(nèi)容安排比較豐富，學生在模電、數(shù)電方面的知識相對來說比較薄弱，動手能力不夠，根據(jù)以上情況，對于EDA課程進行分層次教學方法的探討，課程教授過程中主要在兩個方面體現(xiàn)出層次性：一方面，是對于基礎和理論知識的講授，另一方面，體現(xiàn)在實驗和課程設計等操作的練習。
2.1 理論知識的層次性
EDA課程中的理論知識在講解的過程中采用由淺入深的層次方法，將理論知識歸結為EDA技術介紹、可編程邏輯器件基礎知識、硬件描述語言的基本語法知識三部分。為了提高學生學習EDA課程的興趣，并起到擴大學生知識面的效果，EDA技術介紹環(huán)節(jié)用較生動的例子代替枯燥難以理解的概念，介紹EDA領域的電子比賽，如飛思卡爾智能車大賽等，并向?qū)W生推薦好的技術交流論壇，為了讓學生了解EDA技術的發(fā)展歷史及現(xiàn)狀，講解時介紹在EDA領域掌握最先進技術的公司及其產(chǎn)品；在講解可編程邏輯器件基礎知識時考慮到基本結構知識的比較枯燥難以理解，因此結合數(shù)字電路的知識講解可編程邏輯器件的基本結構與-或陣列，更接近學生所學知識，使學生對于芯片的應用有整體的把握；對于硬件描述語言知識的講解要深入透徹，而硬件描述語言是以簡單的數(shù)電模塊為例進行程序的編寫，為了讓學生對于硬件描述語言盡快地熟悉，需對常用的模塊多路選擇器、觸發(fā)器、編碼器、譯碼器、計數(shù)器等進行復習，使學生對于這些模塊的工作原理非常熟悉，然后以具體實例分析編程中涉及的語法知識，通過這個過程學生能夠掌握硬件描述語言的基本語法知識，但對于進一步編寫程序還需通過多加練習才能提高?？傮w來說EDA課程理論知識的講授可以分為了解性的、理解性的、具體掌握并應用的，通過上述層層遞進的過程，使學生能夠較好地掌握本門課程的理論知識，并為動手實踐操作做充分的準備。
2.2 實驗的層次性
由于EDA課程的特殊性，實驗操作的層次性又體現(xiàn)在兩個方面：從實驗實現(xiàn)過程的層次性上可以分為軟件仿真、硬件驗證、綜合設計三個部分，從實驗的難度上可以分為基本模塊的驗證性實驗，具有實際意義簡單設計性實驗以及綜合性實驗。
EDA實驗的過程主要包括軟件集成環(huán)境QuartusⅡ中的仿真、引腳配置和程序的下載驗證，為了滿足每個學生都能夠動手操作，將軟件仿真部分的實驗安排在機房中進行，這樣學生可以充分練習并且調(diào)試程序，主要包括8個實驗，1個熟悉操作環(huán)境及流程實驗，1個原理圖實驗，3個編寫程序?qū)崿F(xiàn)簡單模塊實驗，1個LPM模塊練習實驗，2個狀態(tài)機實驗[2]，在此實驗過程中學生要學會原理圖和源程序兩種輸入方式，學會調(diào)試編譯過程中出現(xiàn)的各種錯誤，并且學會建立并分析仿真波形，通過仿真結果判斷輸入并進行修改、調(diào)試。在此基礎上安排學生到實驗室進行實驗箱的操作，首先要講解實驗箱中所有的硬件資源，要求學生在編寫程序時充分考慮現(xiàn)有的硬件資源，然后進行引腳的配置、硬件的連接及程序的下載。在此基礎上安排一些將多個模塊組合到一起的綜合性設計，并將軟件仿真、硬件實現(xiàn)的整個流程進行整體的操作，從而鍛煉學生的綜合設計并提高實驗操作的熟練程度。
為了讓學生學習EDA技術時保持輕松、愉快且自信的態(tài)度，實驗內(nèi)容安排讓學生先做加法器、多路選擇器、編碼器、譯碼器、七段數(shù)碼管、十進制計數(shù)器等基本的模塊，做完之后讓學生分析實驗結果，找出實驗中的優(yōu)缺點，然后再給學生講解，隨后安排學生做具有實際意義的投票表決器、60進制計數(shù)器、多路LED燈控制器等電路模塊，此類模塊需學生根據(jù)已有的硬件語言和數(shù)字電路的知識進行設計來實現(xiàn)，最后安排的實驗是針對部分學習能力較強、對此門課程感興趣的同學進行的，包括具有簡單控制開管的數(shù)字時鐘、數(shù)字秒表、多路搶答器等題目[3-5]。
在完成以上實驗的基礎上安排學生進行課程設計，針對大多數(shù)三本學生知識基礎較薄弱的特點，EDA課程設計的題目是根據(jù)學生平時表現(xiàn)相應擬定的，對于底子特別弱的學生，將平時練習的內(nèi)容加以修改并略微提升難度，對于程度中等的學生則給與常用課程設計題目，對于程度特別好的學生，則根據(jù)競賽內(nèi)容并適當修改擬定題目，以提高學生的綜合設計能力。課程設計結束時要求所有的學生都能夠做出最終結果，避免出現(xiàn)分小組只有單個學生練習，其他多數(shù)成員都不參與的情況。
3 EDA教學的發(fā)展趨勢
通過在本校學生中實行分層次教學的方法，EDA課程的教授收到了較好的效果，學生學習此門課程的興趣很高，并且能夠很好地鍛煉動手能力，在學生找工作的過程中也能夠起到很好的促進作用。EDA教學的改革和探索在不斷地進行，以后會更多地增加實訓和操作的內(nèi)容，并且結合各種電子類的比賽主題和市場的需求，在不遠的將來，EDA技術的廣泛應用也許此門課程將以完全實際操作以及主題項目的形式進行授課。
【參考文獻】
[1]陳李勝.三本院校EDA課程改革探索[J].科教文匯，2010（1）.
[2]張惠國，潘啟勇，等.EDA課程層入式教學及實驗平臺建設[J].常熟理工學院學報（教育科學），2011.12（12）.
[3]李曙峰，冀云.EDA課程教學改革探索[J].科技向?qū)В?011（23）.
第8篇：集成電路設計步驟范文
【關鍵詞】傳感器；單片機；分布式測溫
1.引言
隨著現(xiàn)代科學技術的飛速發(fā)展，特別是大規(guī)模集成電路設計技術的發(fā)展，微型化、集成化、數(shù)字化正成為傳感器發(fā)展的一個重要方向，而采用新型數(shù)字溫度傳感器大大方便了系統(tǒng)的設計。數(shù)字溫度傳感器DS18B20具有獨特的單總線接口，僅需要占用一個通用I/0端口即可完成與微處理器的通信，大大減少了接線的麻煩，使得單片機更加具有擴展性。由于DS18B20芯片的小型化，可以通過單跳數(shù)據(jù)線就可以和主電路連接。
2.整體設計
整個系統(tǒng)是由單片機控制的，要能夠?qū)崿F(xiàn)接收傳感器的數(shù)據(jù)并將所接受的數(shù)據(jù)顯示出來，可以從鍵盤輸入命令，系統(tǒng)根據(jù)所鍵入的命令，選擇對應的傳感器，并經(jīng)過驅(qū)動電路驅(qū)動溫度顯示。設計一種可實現(xiàn)的，方便的單片機監(jiān)控系統(tǒng)，實現(xiàn)多點溫度測量和顯示的任務。
圖1 AT89C51的硬件結構圖
3.硬件選擇
3.1 傳感器的選擇
傳感器DS18B20是美國DALLAS半導體公司推出的一種改進型溫度傳感器。DS18B20的最大優(yōu)點是采用了單總線的數(shù)據(jù)傳輸，由數(shù)字溫度傳感器DS18B20和單片機AT89C51構成的測度裝置，可以直接輸出溫度的數(shù)字信號到微控制器。每個DS18B20具有一個獨有的不可修改的64位序列號，根據(jù)序列號可訪問不同的器件，這樣一條總線上可掛接多個DS18B20傳感器，實現(xiàn)多點溫度測量。DS18B20傳感器有如下特點：
（1）單總線接口，可方便地實現(xiàn)多點測溫。
（2）每一個芯片都有唯一的一個64位光刻的ROM注冊碼，家族碼為28H。
（3）無需外部器件，可通過數(shù)據(jù)線供電，電源電壓范圍：3.0V～5.0V。
（4）以此作為檢測元件，測溫范圍是-55℃ ～+125℃，在-10～+85℃范圍內(nèi)，測量精度可達±0.5℃。
（5）分辨率為可編程的9～12位（包括一位符號位），對應的可分變溫度分別為0.5℃、0.25℃、0.125℃和0.0625℃。
（6）DS18B20的轉(zhuǎn)換時間與所設定的分辨率有關。當設定為9位時，最大轉(zhuǎn)換時間為93.75ms，當設定為12位時，最大轉(zhuǎn)換時間為750ms。
（7）溫度數(shù)據(jù)有2個字節(jié)組成。
（8）內(nèi)部含有EEPROM，其報警上下限溫度值和設定的分辨率在掉電的情況下不丟失。
3.2 單片機的選擇
本課題選用的控制模塊是AT89C51單片機，AT89C51單片機是一種低電壓，低功耗，高性能的8位FLASH單片機。單片機的特點是體積小，功能強，可靠性高，功耗低，價格低廉，片內(nèi)含有2Kbytes的可反復擦寫的只讀程序存儲器，并且可以兼容標準MCS-51系列單片機的指令系統(tǒng)。
4.系統(tǒng)的硬件設計
系統(tǒng)的硬件電路如圖所示，主要是以AT89C51單片機為核心的控制部分，由四個DS18B20溫度傳感器，LED數(shù)碼管顯示，鍵盤，復位電路，報警電路等部分組成。
4.1 測溫電路設計
我們設計的是分布式測溫系統(tǒng)，要用到多個DS18B20溫度傳感器，采集的溫度數(shù)據(jù)眾多，首先要弄清楚傳感器的序列號，以便準確、有效地對每個溫度進行尋址。每個傳感器都有唯一的64位產(chǎn)品序列號。由溫度傳感器DS18B20采集的被測對象的數(shù)據(jù)，不用經(jīng)過A/D轉(zhuǎn)換，可以直接傳給AT89C51單片機，由單片機的P3.7口作為數(shù)據(jù)的輸入端口，在AT89C51單片機內(nèi)有4KB閃爍可擦除、可編程的只讀存儲器，128B的數(shù)據(jù)存儲空間，可直接推動LED數(shù)碼管顯示數(shù)據(jù)。DS18B20由VCC提供電源，連接一個4.7K的上拉電阻，傳感器的DQ腳直接連接到單片機的P1.0口。溫度測量部分的電路就連接好了。圖2為DS18B20與單片機的連接電路圖。
圖2 DS18B20與單片機的連接電路圖
4.2 鍵盤部分電路
通過鍵盤鍵入要顯示的測量點的傳感器的序列號，當其中一個按鍵被按下時，INT0就會接收到一個負脈沖信號，單片機的外部中斷會被激活，我們會檢測到P0～P3口的信號跳變，從而確定是那個按鍵被按下。當單片機接受到具體的中斷信號時，就會讀取在初始化時已經(jīng)按序列號編碼的對應序列號的DS18B20傳感器中的溫度數(shù)據(jù)，完成溫度數(shù)據(jù)的對應讀取。
4.3 顯示電路
該部分電路主要使用了移位寄存器芯片74LA164和七段數(shù)碼管。單片機通過I2C總線將要顯示的數(shù)據(jù)信號傳送到移位寄存器芯片74LS164寄存起來，再由移位寄存器控制數(shù)碼管的顯示，從而實現(xiàn)移位寄存點亮數(shù)碼管，數(shù)碼管顯示所接收的數(shù)據(jù)。
4.4 報警電路的實現(xiàn)
當所測量的溫度值達到所設定溫度的上下限時，所接受的信號可觸發(fā)蜂鳴器實現(xiàn)報警功能。單片機通過三極管驅(qū)動揚聲器發(fā)出警笛聲，選擇了壓電式蜂鳴器。圖3為報警電路電路圖。
圖3 報警電路電路圖
5.系統(tǒng)的軟件設計
本課題的系統(tǒng)軟件設計主要是在單片機的控制下完成多點溫度的測量，并將溫度值顯示，超過上下限溫度值報警的功能。要實現(xiàn)系統(tǒng)的各種功能必須經(jīng)過以下幾個步驟：傳感器DS18B20采集的各點的溫度信號傳遞給單片機，在鍵盤的鍵入選擇下，顯示所指定編號的傳感器的溫度值，并將溫度值通過數(shù)碼管顯示出來，若溫度超過所設定的上下限范圍則驅(qū)動蜂鳴器，發(fā)出報警。
5.1 主程序
主程序的主要功能是負責溫度的實時顯示，讀出并處理DS18B20測量的溫度值，測量每1s進行一次，當系統(tǒng)初始上電時，單片機必須找出總線上所有傳感器的ROM代碼，這樣單片機就能夠判斷出傳感器的數(shù)目和類型。
5.2 讀出溫度子程序
讀出溫度子程序主要功能是讀出RAM中的9字節(jié)，在讀出時需要進行CRC校驗，校驗有錯時不進行溫度數(shù)據(jù)的改寫。DS18B20的讀時序分讀0時序和讀1時序兩個過程。讀時序是主機先把單總線拉低，之后的15us內(nèi)必須釋放單總線，以便將數(shù)據(jù)傳送到單總線上。
5.3 顯示電路程序設計
我們所設計的系統(tǒng)能接收到溫度信號，還要將溫度信號顯示出來。對于輸入的溫度信號的顯示是用了移位寄存器芯片74LS164。當串行輸入端任意一個為低電平，則禁止新數(shù)據(jù)輸入，在時鐘端CLOCK）脈沖上升沿作用下Q0為低電平。當串行輸入端有一個為高電平時，則另一個就允許數(shù)據(jù)輸入，并在CLOCK上升沿作用下決定Q0的狀態(tài)。
參考文獻
[1]李光飛，樓然苗，胡佳文.單片機課程設計實例指導[M].北京：北京航空航天大學出版社，2004（1）：34-50.
[2]馬家辰.MCS-51單片機原理及接口技術[M].哈爾濱：哈爾濱工業(yè)大學出版社：1997：100-120.
[3]郁有文，常健，程繼紅.傳感器原理及工程應用[M].西安：西安電子科技大學出版社，2003：15-23.
[4]余成波，胡新宇，趙勇.傳感器與自動檢測技術[M]：北京：高等教育出版社，2004：35-45.
[5]杭和平，楊芳，謝飛.單片機原理與應用[M].北京：機械工業(yè)出版社，2008：155-169.
[6]黃維翼，眭碧霞.單片機應用與項目實踐[M].北京：清華大學出版社，2010：4-15.
第9篇：集成電路設計步驟范文
可以說,浪潮的高端多路服務器戰(zhàn)略恰逢其時。在4路服務器上的積累也給浪潮進軍更高端的多路服務器提供了技術積累。在2009年,應用的轉(zhuǎn)變讓多路服務器市場迎來了復興。此時進軍多路服務器市場,有望讓國產(chǎn)服務器的技術水平再上一個臺階。
多路服務器復興
多路服務器,尤其是8到16路的服務器,一度被視為可以與小型機爭奪市場的產(chǎn)品。然而,從2006年開始,隨著處理器核心數(shù)量的增加,以及集群系統(tǒng)被廣泛應用,多路服務器一度受到冷遇。采用更多核心的處理器,并用單路或雙路的刀片組成集群系統(tǒng),似乎比直接采用多路服務器更合適。
不過,隨著客戶應用范圍的不斷擴大,多路服務器的需求又有增長的趨勢。同時,虛擬化開始得到廣泛應用也給高端多路服務器帶來了新的機遇。
中國計算機學會副理事長鄭緯民教授在表示,多路服務器一方面具備很高的計算速度,另一方面可以共享更大的內(nèi)存,在數(shù)據(jù)庫等應用方面優(yōu)勢明顯。特別是未來的云計算,更適合應用多路服務器來進行部署,應用前景非常廣闊。
浪潮集團高級副總裁王恩東表示,浪潮此次下線的第10000臺4路服務器型號為NF560D2,它的性能、可靠性方面都有優(yōu)秀表現(xiàn)。
王恩東介紹,從客戶應用來看,4路服務器主要用作OLTP和OLAP平臺,應用類型與高端多路服務器相同。金融、電信等關鍵行業(yè)是高端多路服務器核心市場。從另一角度來看,4路服務器與高端多路服務器在應用、行業(yè)和產(chǎn)品屬性上都有相通之處,屬于入門級多路服務器,與高端多路服務器相比,差別在于層次和規(guī)模。
從4路展開的藍圖
長期以來,多路服務器市場一直是IBM、惠普、Sun的天下。
鄭緯民表示,4路服務器是多路服務器開發(fā)的一個關鍵步驟。在單路、2路系統(tǒng)中,技術實現(xiàn)相對容易。但是,從4路系統(tǒng)開始,高速的互聯(lián)問題、Cache一致性的問題都會出現(xiàn)。積累了這方面的經(jīng)驗,再研發(fā)8路服務器就快了。
