集成電路的可靠性精選(九篇)
前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路的可靠性主題范文，僅供參考，歡迎閱讀并收藏。
第1篇：集成電路的可靠性范文
關(guān)鍵詞：集成電路 壽命仿真 分析流程 競爭失效 CALCE-PWA
中圖分類號：V263.5 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號：1672-3791（2017）06（c）-0067-04
由于電子設(shè)備對溫度、振動(dòng)最為敏感，且根據(jù)對電子產(chǎn)品失效原因的統(tǒng)計(jì)，溫度因素占43.3%，振動(dòng)因素占28.7%，由這2種應(yīng)力作用導(dǎo)致的產(chǎn)品的失效為71%[1]。因此，研究集成電路壽命需主要對溫度和振動(dòng)2種應(yīng)力進(jìn)行仿真、評估并預(yù)計(jì)。據(jù)此壽命仿真主體結(jié)構(gòu)中涉及的仿真項(xiàng)目主要有熱仿真、振動(dòng)仿真、故障預(yù)計(jì)仿真。在諸如印刷電路板的典型電子產(chǎn)品的服役期內(nèi)，熱應(yīng)力、機(jī)械應(yīng)力是產(chǎn)品所承受的主要環(huán)境載荷。文獻(xiàn)[2-4]從器件級薄弱環(huán)節(jié)的失效物理建模出發(fā)，通過對整板PCB的振動(dòng)仿真與實(shí)驗(yàn)，計(jì)算了元器件的壽命。文獻(xiàn)[5-7]研究了集成電路的壽命試驗(yàn)條件，并對PCB電路板組件的溫度分布進(jìn)行了仿真與實(shí)驗(yàn)研究。此外，國內(nèi)外學(xué)者針對集成電路的失效類別、失效原因開展了大量研究。但是上述研究較多的依賴物理樣機(jī)試驗(yàn)，且計(jì)算集成電路壽命時(shí)未能綜合考慮集成電路復(fù)雜的失效因素。
該文基于協(xié)同仿真技術(shù)，采用競爭失效機(jī)制，選用電子產(chǎn)品中的一個(gè)整板PCB作為研究對象，對集成電路壽命進(jìn)行預(yù)測，可在產(chǎn)品設(shè)計(jì)階段對集成電路的可靠性進(jìn)行評估，并減少物理樣機(jī)試驗(yàn)成本。
1 壽命分析流程
基于競爭失效機(jī)制的集成電路壽命預(yù)測的仿真分析流程如圖1所示。首先基于集成電路封裝類型完成模型建立；然后分別從熱仿真、振動(dòng)仿真中導(dǎo)入模型所需應(yīng)力參數(shù)，加載集成電路壽命剖面；最后根據(jù)競爭失效機(jī)制，獲取集成電路壽命。其中，集成電路管腳與電路板基板的互連處模型的建立采用競爭失效法則（即“最小薄弱原理”）。
整個(gè)流程中各主要步驟如下所示。
（1）獲取集成電路以及電路板組件結(jié)構(gòu)及工藝信息。
（2）根據(jù)電路板組件工作環(huán)境條件制定壽命周期環(huán)境剖面。
（3）基于ANSYS軟件進(jìn)行仿真分析，獲取熱仿真與振動(dòng)仿真結(jié)果，為基于失效物理的故障預(yù)計(jì)提供數(shù)據(jù)支撐。
（4）建立熱故障預(yù)計(jì)模型與振動(dòng)故障預(yù)計(jì)模型，分別進(jìn)行壽命仿真分析，可得到故障預(yù)計(jì)結(jié)果，基于競爭失效機(jī)制，確定集成電路失效狀態(tài)，并得到壽命仿真計(jì)算結(jié)果。
2 研究對象
項(xiàng)目選取的某PCB電路板組件有限元模型網(wǎng)格劃分圖如圖2所示，圖右顯示了集成電路詳細(xì)模型的網(wǎng)格劃分效果。電路板組件模型采用SolidWorks軟件建立，對目標(biāo)集成電路進(jìn)行詳細(xì)的三維模型建模，對其他元器件采用長寬高與之相同的長方體等效處理。使用ANSYS軟件進(jìn)行仿真分析，用內(nèi)部MPC約束算法建立接觸單元來處理各元器件和電路板基板的裝配關(guān)系。
3 壽命周期環(huán)境剖面
熱仿真分析環(huán)境條件根據(jù)基本試驗(yàn)中的各種工作環(huán)境溫度以及產(chǎn)品工作時(shí)對應(yīng)的環(huán)控條件制定。因此，參考典型電子裝備高溫低溫試驗(yàn)條件[8]，確定仿真溫度環(huán)境如下：熱天地面階段工作和不工作溫度為+70 ℃，冷天地面階段工作和不工作溫度為-55℃；熱天飛行階段工作溫度為+55 ℃，冷天飛行階段工作溫度為-40 ℃。
參照典型電子裝備環(huán)境試驗(yàn)條件，確定電路板隨機(jī)振動(dòng)試驗(yàn)的功率譜密度，其最大值W0為0.04 g2/Hz。綜上，按照電路板實(shí)際工作條件，將環(huán)境應(yīng)力簡化為溫度循環(huán)1（冷天工作）、溫度循環(huán)2（熱天工作）和隨機(jī)振動(dòng)，見表1。
4 有限元仿真分析
4.1 熱仿真分析
針對工作環(huán)境溫度為70 ℃、55 ℃、-40 ℃、-55 ℃的情r進(jìn)行穩(wěn)態(tài)熱分析，表2為環(huán)境溫度70 ℃時(shí)電路板組件溫度云圖和集成電路溫度云圖。
通過對70 ℃工作環(huán)境溫度下電路板、集成電路溫度數(shù)據(jù)進(jìn)行統(tǒng)計(jì)，得熱分析結(jié)果，電路板組件平均溫度為80.4 ℃，溫升為10.4 ℃，集成電路平均溫度為82.7 ℃，溫升為12.7 ℃。
4.2 振動(dòng)分析
（1）模態(tài)分析。
振動(dòng)分析時(shí)將電路板兩端插入導(dǎo)軌，故約束兩端UY、UZ、ROTX、ROTY、ROTZ自由度；同時(shí)電路板兩側(cè)面被壓緊，故約束其UX方向自由度，并將約束載荷置于載荷集Constraints中。獲取電路板組件前三階模態(tài)振型如表3所示。
（2）隨機(jī)振動(dòng)分析。
在完成模態(tài)分析基礎(chǔ)上按照振動(dòng)環(huán)境條件開展隨機(jī)振動(dòng)分析，可獲取位移云圖、加速度云圖。表4顯示了電路板組件位移云圖、電路板組件加速度云圖。
對隨機(jī)振動(dòng)位移與加速度結(jié)果進(jìn)行歸納，可得電路板位移、加速度，集成電路位移，為進(jìn)行集成電路壽命計(jì)算提供數(shù)據(jù)支撐。
5 壽命仿真分析
5.1 模型建立
該研究中使用的壽命仿真軟件工具是CALCE-PWA，該軟件是用于電子組件設(shè)計(jì)和分析的一組集成工具，輸入熱分析與振動(dòng)分析的結(jié)果，利用其故障模型可對印制板器件進(jìn)行工作剖面下的故障預(yù)計(jì)。在完成電路板建模、部件建模和元器件建模的基礎(chǔ)上形成最終模型。
5.2 剖面設(shè)置
從熱仿真結(jié)果中獲取集成電路平均殼溫和集成電路安裝位置的電路板表面平均溫度，并按照溫度剖面將集成電路的詳細(xì)溫度數(shù)據(jù)輸入CALCE-PWA軟件中；結(jié)合隨機(jī)振動(dòng)仿真結(jié)果設(shè)置振動(dòng)剖面。表5給出溫度循環(huán)1（冷天工作）、溫度循環(huán)2（熱天工作）和振動(dòng)剖面示例。
5.3 壽命預(yù)計(jì)
定義并加載集成電路壽命剖面后，即可以對集成電路在各種類型剖面下的失效前循環(huán)數(shù)/時(shí)間進(jìn)行計(jì)算，匯總結(jié)果如表6所示。
通過Miner定理計(jì)算集成電路溫度循環(huán)、隨機(jī)振動(dòng)下的平均首發(fā)故障前時(shí)間，見表7，集成電路失效狀態(tài)為熱失效，失效循環(huán)數(shù)為260 089。
6 結(jié)語
針對集成電路故障預(yù)計(jì)的仿真是利用結(jié)構(gòu)、工藝和應(yīng)力等性能參數(shù)建立產(chǎn)品的數(shù)字模型并進(jìn)行失效分析。該文介紹了基于競爭失效機(jī)制的集成電路壽命評估流程，并以某型號集成電路進(jìn)行仿真分析，確定了該集成電路的失效狀態(tài)與失效循環(huán)次數(shù)?；谔摂M樣機(jī)技術(shù)的集成電路壽命分析方法可應(yīng)用于產(chǎn)品設(shè)計(jì)各個(gè)階段，并減少物理樣機(jī)試驗(yàn)成本，為評估集成電路的可靠性提供依據(jù)。
參考文獻(xiàn)
[1] 任占勇.數(shù)字化研制環(huán)境下的可靠性工程技術(shù)[M].北京：航空工業(yè)出版社，2015：92-98.
[2] Amy R A，Aglietti G S，Richardson G.Board-level vibration failure criteria for printed circuit assemblies： an experimental approach[J].IEEE Transactions on Electronics Packaging Manufacturing，2010，33（4）：303-311.
[3] Al-Yafawi A，Patil S，Da Yu，et al.Random vibration test for electronic assemblies fatigue life estimation[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.
[4] 高Y名，劉瑩，馬建章.ANSYS 在印制電路板組件隨機(jī)振動(dòng)分析中的應(yīng)用[J].無線電工程，2015（7）：95-98.
[5] Shankaran G V，Dogruoz M B，Dearaujo D.Orthotropic thermal conductivity and Joule heating effects on the temperature distribution of printed circuit boards[A].IEEE Symposium on Thermal and Thermomechanical Phenomena in Electronic Systems[C].Binghamton：IEEE，2010.
[6] Hatakeyama T，Ishizuka M，Nakagwa S，et al.Development of practical thermal design technique of printed circuit boards for power electronics[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.
第2篇：集成電路的可靠性范文
【關(guān)鍵詞】單片機(jī)；硬件電路；可靠性
1 單片機(jī)及其相關(guān)元器件的選擇
為提高單片機(jī)系統(tǒng)的抗電磁干擾能力，使產(chǎn)品能適應(yīng)惡劣的工作環(huán)境，滿足電磁兼容性方面更高標(biāo)準(zhǔn)的要求，各個(gè)單片機(jī)廠家在設(shè)計(jì)單片機(jī)內(nèi)部電路時(shí)均采取一些新的技術(shù)措施。一些新興的單片機(jī)還在單片機(jī)內(nèi)部增加了看門狗定時(shí)器，如AT89C51的換代產(chǎn)品AT89S51。有的單片機(jī)還內(nèi)置電源檢測和復(fù)位電路，如微芯公司的某些型號的PIC單片機(jī)，這些措施大大增強(qiáng)了單片機(jī)自身的抗干擾能力。因此從選型上來看，可以考慮選擇一些新型的單片機(jī)，如ATMEL公司推出的AT89S51，不但內(nèi)含看門狗定時(shí)器，而且可以關(guān)閉ALE信號以提高系統(tǒng)的可靠性。除了MCU的選擇外，其他元器件的選擇也很重要，如半導(dǎo)體二極管、三極管以及集成電路各項(xiàng)電氣參數(shù)應(yīng)能滿足系統(tǒng)性能的基本要求。在集成電路的選擇上也有一個(gè)基本的原則，一般情況下，CMOS數(shù)字集成電路的抗干擾能力要強(qiáng)于TTL集成電路，這是因?yàn)镃MOS數(shù)字集成電路的噪聲容限較TTL的高，因而比較而言其抗干擾能力也強(qiáng)。對于常用的TTL門電路，其抗干擾能力也有區(qū)別，54系列集成電路的工作溫度和電源電壓都比74系列的高，一般應(yīng)用于環(huán)境較為惡劣的場合，抗干擾能力也高于74系列。在使用CMOS芯片時(shí)，由于CMOS芯片的輸入電阻極大，因此對于干擾信號比較敏感，因此電路不用的輸入引腳不可開路，可以根據(jù)實(shí)際情況將輸入端接電源或直接接地，否則的話很容易增加CMOS芯片的功耗，嚴(yán)重的會(huì)導(dǎo)致芯片被靜電擊穿。
2 電路板PCB布線的可靠性設(shè)計(jì)
2.1 布線:PCB導(dǎo)線的布設(shè)應(yīng)盡可能的短，印制導(dǎo)線的拐彎如能成圓角則不采用直線形式，以減小高頻信號對外的發(fā)射與耦合。布置雙面板時(shí)，正反兩面的導(dǎo)線應(yīng)采用垂直布線，避免相互平行，以減小寄生耦合。走線的寬度應(yīng)能滿足電氣性能要求，導(dǎo)線寬度在大電流情況下還要考慮其溫度。通常情況下（經(jīng)驗(yàn)值），1mm寬度走線的最大承載電流在1~2A之間（根據(jù)板材而定），信號線可選擇在10~12mil（約0.25~0.3mm）。在高密度、高精度的印制線路中，導(dǎo)線寬度和間距一般可取12mil（0.3mm）。為了提高系統(tǒng)的抗干擾能力，應(yīng)采取線路板全局性環(huán)形屏弊，并盡可能讓地線和電源線寬一些。走線導(dǎo)線的間距必須能滿足電氣安全要求，最小間距至少要能滿足所能承受的電壓，如條件允許，間距應(yīng)盡量寬些。由于電路板的一個(gè)過孔會(huì)帶來大約10PF的電容效應(yīng)，這對于高頻電路，將會(huì)引入太多的干擾，所以在布線的時(shí)候，應(yīng)盡可能地減少過孔的數(shù)量。
2.2 接地:在地線的布置上，數(shù)字地和模擬地要分開布置，最后都要接到電源地上，尤其是在設(shè)計(jì)A/D、D/A轉(zhuǎn)換電路時(shí)一定要遵守該規(guī)則，否則可能會(huì)大幅度降低A/D采樣的精度。其次，地線應(yīng)盡量加寬加粗，若線徑很細(xì)，接地電位則隨電流的變化而變化，會(huì)造成系統(tǒng)的抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，如有可能，接地線的寬度應(yīng)大于3mm。最后，接地線最好構(gòu)成閉環(huán)路，這是因?yàn)橛≈凭€路板上的集成電路元件在流過大電流時(shí)，因受接地線粗細(xì)的限制，會(huì)在地線上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地線構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力，在設(shè)計(jì)數(shù)字電路時(shí)更應(yīng)如此。
3 抗干擾措施
第3篇：集成電路的可靠性范文
隨著科技的不斷發(fā)展，信息處理效率的提高，微電子器件的尺寸越來越小，這使得微電子器件的可靠性問題逐漸凸顯出來.微電子器件可靠性主要受四個(gè)方面的影響：柵氧化層、熱載流子、金屬化、靜電放電.通過對國內(nèi)外現(xiàn)狀的分析，主要介紹了影響微電子器件可靠性的四個(gè)主要因素及其產(chǎn)生原理，并提出了提高微電子器件可靠性的解決方案及措施.
關(guān)鍵詞：
微電子器件； 可靠性； 熱載流子； 靜電放電
中圖分類號： TN 406文獻(xiàn)標(biāo)志碼： A
目前，飛速發(fā)展的微電子技術(shù)和不斷縮小的器件尺寸，都使得由于器件可靠性而造成的影響越來越嚴(yán)重.以靜電放電（Electro Static Discharge，ESD）為例，在靜電放電失效的基本機(jī)理研究方面，中美兩國研究人員對過電壓場致失效和過電流熱致失效的定義、原理以及在何種器件中哪種失效更容易發(fā)生等方面都研究得非常透徹.但是，具體到某一類型的微電子器件的ESD失效模式和基本機(jī)理，美國研究得更加充分且全面，并建立了 ESD [主要是人體模型（HBM）和帶電器件模型（CDM）] 的失效電路模型.另外，除了傳統(tǒng)的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）器件，美國還系統(tǒng)地研究了磁性讀寫頭、各種微電子芯片等器件[1].
目前，我國在微電子器件可靠性的研究方面加大了資金和技術(shù)投入，縮小了與美國的差距.但是對典型微電子系統(tǒng)的 ESD失效分析和對先進(jìn)的失效分析技術(shù)手段、方法的研究和運(yùn)用等方面仍然是我國科研工作者今后需要努力的方向.
1影響微電子器件可靠性的主要因素
影響微電子器件[如互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）、金屬氧化物半導(dǎo)體場效應(yīng)管（MOSFET）、垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場效應(yīng)晶體管（VDMOS）等]長期工作可靠性最主要的失效機(jī)理包括：熱載流子效應(yīng)、柵氧化層及柵氧擊穿（即電介質(zhì)經(jīng)時(shí)擊穿，TDDB）、金屬化及電遷移、靜電放電（ESD）.下面對這四種失效機(jī)理及可靠性模型等方面進(jìn)行詳細(xì)介紹.
1.1熱載流子效應(yīng)
熱載流子效應(yīng)是電路中重要的失效模式之一.在超大規(guī)模集成電路中，隨著柵氧化層厚度、結(jié)深和溝道長度的減小，導(dǎo)致漏端電場增強(qiáng)，從而加劇了由熱載流子引起的可靠性問題.熱載流子注入氧化層會(huì)引起器件的閾值電壓漂移、跨導(dǎo)下降，甚至導(dǎo)致器件特性退化.隨著時(shí)間的推移，器件性能的退化將會(huì)導(dǎo)致整個(gè)電路失效.
1.1.1熱載流子效應(yīng)對器件的影響
首先是熱載流子對器件壽命的影響.由于熱載流子的注入，器件氧化層中電荷的分布被改變，從而導(dǎo)致器件性能的退化.熱載流子還可加速器件老化.對晶體管進(jìn)行最惡劣情況下的加速老化試驗(yàn)，可推算出常規(guī)條件下器件的壽命，由此可衡量熱載流子特性的優(yōu)劣 [2].
其次，熱載流子效應(yīng)的存在嚴(yán)重影響了場效應(yīng)管MOS集成電路集成度及電路和器件的可靠性.圖1為柵氧化層厚度為40 nm、30 V電壓條件下，MOS電容柵電流Ig隨時(shí)間t的變化關(guān)系.從圖中可知，在恒定電壓下，柵電流隨著時(shí)間的增加而減小.
1.1.2熱載流子效應(yīng)引起的失效現(xiàn)象[3]
（1） 雪崩倍增效應(yīng)
在小尺寸MOSFET中，隨著源―漏電壓的升高以及溝道長度的縮短，夾斷區(qū)的電場也增強(qiáng).這時(shí)，通過夾斷區(qū)的載流子將從強(qiáng)電場獲得很大的漂移速度和動(dòng)能，就很容易成為熱載流子，同時(shí)這些熱載流子與價(jià)電子碰撞時(shí)還可產(chǎn)生雪崩倍增效應(yīng).
（2） 閾值電壓漂移
若夾斷區(qū)的一些熱載流子與聲子發(fā)生碰撞，得到了指向柵氧化層的動(dòng)量，那么這些熱載流子就有可能注入柵氧化層中；進(jìn)入柵氧化層中的一部分熱載流子還有可能被陷于氧化層中的缺陷處，變成固定的柵氧化層電荷，從而引起閾值電壓漂移和整個(gè)電路性能的變化.
（3） MOSFET性能的退化
溝道內(nèi)的一小部分有足夠高能量的熱載流子可以越過Si-SiO2界面的勢壘（電子勢壘高度Eb約為3.2 eV，空穴的Eb約為4.9 eV），并且注入柵SiO2層中形成柵極電流Ig.此柵極電流盡管很小，但熱電子注入柵SiO2層中將會(huì)引起界面陷阱積蓄電荷，并且，電荷的積累經(jīng)過一段時(shí)間之后會(huì)使器件性能退化，導(dǎo)致閾值電壓漂移、跨導(dǎo)降低和亞閾值斜率增大，甚至柵氧化層擊穿.
（4） 寄生晶體管效應(yīng)
當(dāng)有較大的襯底電流Isub流過襯底（襯底電阻為Rsub）時(shí)將產(chǎn)生電壓降（Isub?Rsub），使得源―襯底的N+-P結(jié)正偏，從而形成一個(gè)“源―襯底―漏”的寄生N+-P-N+晶體管.該寄生晶體管與原來的MOSFET并聯(lián)構(gòu)成了一個(gè)復(fù)合結(jié)構(gòu)的器件.這種復(fù)合結(jié)構(gòu)導(dǎo)致了短溝道MOSFET發(fā)生源―漏擊穿，還會(huì)導(dǎo)致CMOS電路中的閂鎖效應(yīng)，使伏安特性曲線出現(xiàn)回滯現(xiàn)象.
1.2金屬化及電遷移
電遷移是指在很大電流的作用下，金屬原子發(fā)生擴(kuò)散遷移的一種物理現(xiàn)象.電遷移中原子擴(kuò)散方向與電子流動(dòng)方向相同.電遷移將使得原子源源不斷地由陰極向陽極擴(kuò)散，并逐漸導(dǎo)致在陰極形成空洞，在陽極則發(fā)生原子的堆積.這種過程將隨導(dǎo)電截面積的減小而加速進(jìn)行，最終導(dǎo)致器件的失效[4].
電遷移現(xiàn)象是在直流電流作用下金屬中的離子產(chǎn)生位移所致.首先表現(xiàn)為電阻值的線性增加，到一定程度后就會(huì)引起金屬膜局部虧損而出現(xiàn)空洞，或引起金屬膜局部堆積而出現(xiàn)小丘或晶須，造成金屬互連線短路失效，嚴(yán)重影響集成電路的壽命.在器件向亞微米、深亞微米發(fā)展中，金屬互連線的寬度不斷減小，電流密度不斷增加，更易于因電遷移而失效[5].
1.3靜電放電（ESD）
在傳統(tǒng)的微電子器件中靜電放電的能量由于影響較小，人們很難察覺.但是在高密度微電子器件中則可能因?yàn)殪o電電場和靜電放電電流引起失效，或造成“軟擊穿”現(xiàn)象，導(dǎo)致設(shè)備鎖死、復(fù)位、數(shù)據(jù)丟失和不可靠.這都對設(shè)備的正常工作產(chǎn)生較大影響，使設(shè)備的可靠性降低，甚至造成設(shè)備的損壞.據(jù)統(tǒng)計(jì)，在集成電路工業(yè)中由ESD引起的損失高達(dá)25%，因此，由ESD導(dǎo)致的損失是一個(gè)很嚴(yán)重的問題.
1.3.1ESD模型的分類
根據(jù)靜電產(chǎn)生的原因和對電路放電方式不同，在集成電路中常用的ESD模型有四種：人體模型（HumanBody Model，HBM）；機(jī)器模型（Machine Model，MM）；器件充電模型（ChargedDevice Model，CDM）；電場感應(yīng)模型（FieldInduced Model，F(xiàn)IM）.圖2為2 kV HBM、200 V MM與1 kV CDM的放電電流I比較.其中，雖然HBM的電壓比MM的電壓高，但是200 V MM的放電電流卻比2 kV HBM的放電電流大得多，因此機(jī)器放電模型對集成電路IC的破壞力更大.在不到1 ns的時(shí)間內(nèi)，1 kV CDM的放電電流最高可達(dá)到15 A.所以CDM的靜電更易造成集成電路的損傷[6].
1.3.2ESD失效種類[7]
（1） 直接損傷
直接損傷是由電流產(chǎn)生的功耗引起的.它會(huì)熔化器件的一部分并造成故障.當(dāng)電子器件暴露于ESD應(yīng)力，該設(shè)備可能無法正常工作.ESD應(yīng)力所造成的高電流使器件溫度升高，可能會(huì)造成金屬熔化，PN結(jié)或氧化層擊穿.IC內(nèi)部晶體管會(huì)因?yàn)镋SD電流產(chǎn)生的散熱造成永久性物理傷害.這些損傷產(chǎn)生的原理如圖3所示.焦耳熱產(chǎn)生的溫度上升可導(dǎo)致熔化的金屬膜晶體管的PN結(jié)尖峰長絲，PN結(jié)擊穿.金屬膜的熔化會(huì)導(dǎo)致開路.而PN結(jié)的擊穿可以通過退化的電流-電壓特性曲線觀察到，這時(shí)的曲線上會(huì)有一個(gè)異常的結(jié)漏電流.在最嚴(yán)重的情況下，ESD引起的功耗可以同時(shí)產(chǎn)生結(jié)細(xì)絲、結(jié)尖刺和金屬熔化.另一方面，ESD引起的電壓也可以在絕緣層上產(chǎn)生電場，絕緣層的擊穿電場強(qiáng)度越大，越會(huì)發(fā)生絕緣層的擊穿.
（2） 潛在損傷
強(qiáng)電場也會(huì)引起電荷注入.Si-SiO2界面處的強(qiáng)電場會(huì)加速表面處的載流子運(yùn)動(dòng).當(dāng)載流子獲得足夠的能量時(shí)就能越過Si-SiO2界面勢壘，并注入氧化層[如圖4（a）].此時(shí)，失效分析手段無法在氧化層中發(fā)現(xiàn)物理損傷，但氧化層的電荷狀態(tài)變化可能會(huì)導(dǎo)致器件晶體管的電流-電壓特性改變.電荷注入會(huì)使電路退化，但與破壞性失效不同的是，它并不會(huì)使器件完全失效，所以稱為ESD引起的潛在損傷，圖4（b）是它的極限形式（氧化層擊穿）.潛在的損害難以確定，因?yàn)榧词巩a(chǎn)生了一定退化，設(shè)備仍然可以工作.然而，如果一個(gè)芯片中含有潛在損傷的晶體管，那么整個(gè)芯片就有可能出現(xiàn)過早失效或芯片故障.一些基本的特性測試（如漏電流測量等）可以確定破壞性的損傷，但是潛在損傷卻很難檢測出來.
1.4柵氧化層及柵氧擊穿
隨著MOS集成電路微細(xì)化的發(fā)展，柵氧化層向薄膜方向發(fā)展.而電源電壓卻不宜降低，在較高的電場強(qiáng)度下，使柵氧化層的性能成為一個(gè)突出的問題.柵氧化層抗電性能不好將引起MOS器件電參數(shù)不穩(wěn)定，如閾電壓漂移、跨導(dǎo)下降、漏電流增加等，甚至引起柵氧化層的擊穿.柵氧化層擊穿作為MOS電路的主要失效模式已成為目前國際上關(guān)注的熱點(diǎn).柵氧化層擊穿主要分為四種：本征擊穿（瞬時(shí)擊穿）；非本征擊穿；經(jīng)時(shí)擊穿TDDB；軟擊穿.
有關(guān)氧化層TDDB問題的研究很多，其中最受重視的是氧化層的TDDB壽命.在20世紀(jì)70年代后期，根據(jù)實(shí)驗(yàn)數(shù)據(jù)，有研究人員提出了關(guān)于柵氧化層TDDB壽命拓展的經(jīng)驗(yàn)式，即
式中：TF為中期壽命；ΔH*0為柵氧化層TDDB激活焓；T為溫度；kB為玻爾茲曼常數(shù)；γ為電場加速因子；Eox為氧化層電場強(qiáng)度.
針對上述經(jīng)驗(yàn)式，提出了兩種經(jīng)典模型：
（1） E模型：由熱化學(xué)擊穿模型得到.該模型認(rèn)為氧化層的退化與擊穿是電場作用的結(jié)果，由缺陷的產(chǎn)生和積累決定，即
式中：Q1為E模型過程的激活能.
（2） 1/E模型：由空穴擊穿模型得到.該模型在電子隧穿注入的基礎(chǔ)上，認(rèn)為氧化層擊穿是由空間電荷積累造成的，并認(rèn)為擊穿所需的總俘獲空穴電荷量一定，即[8]
式中：G為1/E模型的電場加速因子； Q2為1/E模型過程的激活能.
圖5為E模型、1/E模型與TDDB實(shí)驗(yàn)數(shù)據(jù)的對比.由圖中可以看出，在低場強(qiáng)中，E模型與實(shí)驗(yàn)數(shù)據(jù)的吻合較好，而采用1/E模型估計(jì)的中期壽命TF值偏大；在高場強(qiáng)中，1/E模型與實(shí)驗(yàn)數(shù)據(jù)的吻合較好，而E模型估計(jì)的TF值偏小.從實(shí)際應(yīng)用看，在工業(yè)中，由于E模型比1/E模型計(jì)算的壽命要短，所以工業(yè)上一般采取E模型.
2提高微電子器件可靠性的主要措施
2.1抑制熱載流子效應(yīng)的措施
在設(shè)計(jì)超大規(guī)模集成電路時(shí)，可采用減小溝通道長度、減薄氧化層厚度以及相應(yīng)增加摻雜濃度等方法達(dá)到高速度和高集成度的設(shè)計(jì)要求.但是，這些綜合結(jié)果卻易導(dǎo)致熱載流子的產(chǎn)生.針對上述情況，可通過以下方法抑制熱載流子效應(yīng)：
（1） 減小漏結(jié)附近的電場，可使熱載流子發(fā)射的可能性降低.
（2） 改善柵氧化層的質(zhì)量，采用完美的干法氧化工藝，降低熱載流子陷阱密度和俘獲截面，能夠減小由于熱載流子注入柵氧化層而對器件性能的影響.
（3） 可在電路和版畫設(shè)計(jì)上采取如采用鉗位器件或適當(dāng)增大寬長比等措施.
（4） 采用一些新結(jié)構(gòu)，如低摻雜漏（Lightly Doped Drain，LDD）結(jié)構(gòu)等，可提高擊穿電壓，減少碰撞電離.
2.2改善金屬化引起可靠性問題的方法[9]
目前，提高半導(dǎo)體器件金屬化和接觸可靠性的主要方法有界面效應(yīng)、合金效應(yīng)、覆蓋效應(yīng)和回流效應(yīng).
（1） 界面效應(yīng)
因?yàn)槠骷阅艿奶岣?，熱電?yīng)力在器件金屬化單位面積上不斷增大，導(dǎo)致金屬與金屬、金屬與半導(dǎo)體之間的界面擴(kuò)散及反應(yīng)的幾率增大，或許會(huì)形成金屬與金屬的高阻化合物，上層金屬穿過阻擋層進(jìn)入半導(dǎo)體中也可能使器件漏電增大或結(jié)短路.因此，界面效應(yīng)成為目前急需解決的問題.解決界面效應(yīng)最有效的方法是選擇一個(gè)合適的阻擋層.事實(shí)上，為了防止金屬與金屬以及金屬與半導(dǎo)體的反應(yīng)及擴(kuò)散，引入了金屬阻擋層.TiN熔點(diǎn)高，熱穩(wěn)定性和化學(xué)穩(wěn)定性好，有極高的硬度和較低的電阻率，干法和濕法刻蝕工藝成熟，與硅的粘附性較好，因此是一種高性能的阻擋層材料.
（2） 合金效應(yīng)
在中小功率器件和集成電路中，由于Al金屬化系統(tǒng)工藝簡單成熟，并且價(jià)格便宜，所以被普遍采用.但是Al的一個(gè)很大問題是容易產(chǎn)生電遷移.為了改善Al的電遷移壽命，在Al中加入少量的Cu可以大大改進(jìn)Al膜的電遷移壽命（1～2個(gè)數(shù)量級）.另外，事先在Al中加入少量Si可以減小互溶，這樣不僅提高了Al的電遷移壽命，還解決了由于Al-Si 界面互溶而引起的短路失效問題.所以人們將兩者結(jié)合，采用Al-Si-Cu合金，發(fā)現(xiàn)Al的電遷移壽命顯著增加，并且限制了Al、 Si的互溶.
（3） 覆蓋效應(yīng)
在金屬薄膜上覆蓋介質(zhì)后，不僅可有效提高設(shè)備的抗劃傷性、抗腐蝕、抗電遷徙、抗電流浪涌和抗離子粘污能力，還可改善薄膜的微觀結(jié)構(gòu).總之，介質(zhì)覆蓋可以增強(qiáng)薄膜的抗電遷徙能力，提高調(diào)制傳遞函數(shù)（MTF）.這是表面抑制、熱沉效應(yīng)和壓強(qiáng)效應(yīng)綜合作用的結(jié)果.
（4） 回流效應(yīng)
從理論上說，總有一個(gè)時(shí)刻，正向電遷徙動(dòng)和回流將完全抵消，使凈離子遷徙流為零.顯然，回流可被用來降低電遷徙動(dòng)失效，提高金屬化可靠性.因此，人們提出了超大規(guī)模集成電路的三層金屬化歐姆接觸孔回流加固結(jié)構(gòu).
2.3ESD防護(hù)措施
2.3.1建立防靜電環(huán)境
通常采用以下措施建立防靜電環(huán)境：
（1） 使用等電位連接的方法，即所有表面都連接在一個(gè)可靠的接地體上.這些表面使得靜電荷積累減小，并且可以控制電荷以泄入到大地，從而防止不同的對象和靜電電荷之間的電位差，還可有效地釋放靜電電荷.
（2） 采用防靜電周轉(zhuǎn)箱、防靜電包裝袋以防止起電.
（3） 使用防靜電服裝、防靜電鞋.一方面，它們可有效地抑制靜電荷的產(chǎn)生；另一方面，當(dāng)它們與地接觸時(shí)，還能達(dá)到釋放靜電荷的功能.另外，將防靜電劑噴涂在物體表面，也可有效抑制靜電荷的積累.
（4） 使用離子風(fēng)靜電消除器并適當(dāng)控制濕度，能夠消除絕緣材料表面的靜電荷.
（5） 采用測量監(jiān)控的方法，使用靜電檢測儀檢測人體是否帶靜電，監(jiān)測防靜電設(shè)施是否正常[10].
2.3.2設(shè)計(jì)過程中的防護(hù)措施
以電源和地之間的保護(hù)為例，可采用反饋及動(dòng)態(tài)延時(shí)結(jié)構(gòu)檢測電路的電源和地的ESD保護(hù)電路.這種電路占用芯片面積小，使用相移電路（RC電路）偵測ESD電壓，把偵測到的電壓通過一個(gè)反相器輸送到襯底觸發(fā)場氧器件（STFOD）上，釋放靜電電流.STFOD器件具有較強(qiáng)的單位靜電釋放能力.這種電路的 ESD 脈沖上升時(shí)間僅10 ns左右，電路正常上電延遲時(shí)間大概是1 μs～1 ms，而ESD偵測電路中RC電路時(shí)間常數(shù)介于兩者之間.
由于采用了反饋及動(dòng)態(tài)延時(shí)結(jié)構(gòu)，使得電路能夠在靜電發(fā)生時(shí)間內(nèi)迅速地將靜電電流釋放，及時(shí)將保護(hù)電路關(guān)閉，避免器件的柵氧化層因電擊穿而遭到破壞.
2.4改善柵氧化層擊穿影響器件可靠性的措施
在柵介質(zhì)中引入適量N可提高器件的抗擊穿能力.這主要是由于N具有補(bǔ)償SiO2中O3Si和Si3Si等由工藝引入的氧化物陷阱和界面態(tài)陷阱的作用，從而減少初始固定正電荷和Si-SiO2界面態(tài).柵介質(zhì)的擊穿主要是由于正電荷的積累引起的，因此在柵介質(zhì)中引入適量的N可以改善柵介質(zhì)的性能[11].另外，通過比較TDDB值及其失效分布可以評估集成電路氧化、退火、拋光、清洗、刻蝕等工藝對柵氧化層質(zhì)量的影響.工藝中要采取有效的潔凈措施，防止沾污.熱氧化時(shí)采用二步或三步氧化法生長SiO2層.可以用化學(xué)氣相沉積（CVD）生長SiO2或摻雜氮氧化物以改進(jìn)柵氧化層質(zhì)量.
3結(jié)論
微電子器件可靠性主要受四方面的影響：熱載流子效應(yīng)、柵氧化層及其擊穿效應(yīng)、金屬化及靜電放電（ESD）.雖然完全去除以上影響是不可能的，但要盡可能采取適當(dāng)措施提高器件的可靠性.從目前的研究結(jié)果看，可以比較有效地改善微電子器件可靠性的預(yù)防措施有：一是采用減小溝通道長度、減薄氧化層厚度以及相應(yīng)增加摻雜濃度的方法減小熱載流子效應(yīng)對微電子器件可靠性的影響；二是采用界面效應(yīng)、合金效應(yīng)、覆蓋效應(yīng)和回流效應(yīng)等方法，使金屬化及電遷移對微電子器件可靠性的影響降到最低；三是建立防靜電環(huán)境，采用反饋以及動(dòng)態(tài)延時(shí)結(jié)構(gòu)檢測電路都可以很好地預(yù)防ESD對器件的損傷，提高微電子器件的可靠性；四是在柵介質(zhì)中引入適量的N可以提高器件的抗擊穿能力，降低柵氧化層擊穿效應(yīng)發(fā)生的概率，使微電子器件的可靠性有所提高.
參考文獻(xiàn)：
[1]肖集雄，李慶容，王定虎，等.中美兩國ESD失效分析研究現(xiàn)狀及比較[J].河北大學(xué)學(xué)報(bào)（自然科學(xué)版），2007，27（增刊）：186-189.
[2]王文博，宋李梅，王曉慧，等.N-LDMOS熱載流子注入效應(yīng)的分析和優(yōu)化[J].電子器件，2007，30（4）：1129-1132.
[3]謝孟賢.微電子器件與IC的可靠性與失效分析[D].成都：電子科技大學(xué)，2010.
[4]GAN H，CHOI W J，XU G.Electromigration in solder joints and solder lines[J].JOM，2002，54（6）：34-37.
[5]江清明，何小琦，楊春暉，等.集成電路可靠性電遷移評估技術(shù)[J].電子質(zhì)量，2006（8）：30-32.
[6]徐駿華，向宏莉，令文生.CMOS集成電路的ESD模型和測試方法探討[J].現(xiàn)代電子技術(shù)，2004，27（9）：70-73.
[7]唐保軍.新型ESD防護(hù)器件與電路的結(jié)構(gòu)設(shè)計(jì)及特性分析[D].西安：西安電子科技大學(xué)，2010.
[8]馬仲發(fā)，莊奕琪，杜磊，等.柵氧化層介質(zhì)經(jīng)時(shí)擊穿的逾滲模型[J].物理學(xué)報(bào)，2003，52（8）：2046-2051.
[9]郭偉玲，李志國.半導(dǎo)體器件金屬化與接觸可靠性的改善[J].微電子學(xué)，1996，26（4）：235-239.
第4篇：集成電路的可靠性范文
ic是一種微型電子器件或部件。采用一定的工藝，把一個(gè)電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)。
集成電路具有體積小，重量輕，引出線和焊接點(diǎn)少，壽命長，可靠性高，性能好等優(yōu)點(diǎn)，同時(shí)成本低，便于大規(guī)模生產(chǎn)。它不僅在工、民用電子設(shè)備如收錄機(jī)、電視機(jī)、計(jì)算機(jī)等方面得到廣泛的應(yīng)用，同時(shí)在軍事、通訊、遙控等方面也得到廣泛的應(yīng)用。用集成電路來裝配電子設(shè)備，其裝配密度比晶體管可提高幾十倍至幾千倍，設(shè)備的穩(wěn)定工作時(shí)間也可大大提高。集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/?；旌霞呻娐啡箢悺?/p>
模擬集成電路又稱線性電路，用來產(chǎn)生、放大和處理各種模擬信號（指幅度隨時(shí)間邊疆變化的信號。例如半導(dǎo)體收音機(jī)的音頻信號、錄放機(jī)的磁帶信號等），其輸入信號和輸出信號成比例關(guān)系。而數(shù)字集成電路用來產(chǎn)生、放大和處理各種數(shù)字信號（指在時(shí)間上和幅度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。
（來源：文章屋網(wǎng) ）
第5篇：集成電路的可靠性范文
關(guān)鍵詞： 集成電路老化測試 LabVIEW 單片機(jī) 溫度測控
一、引言
航空航天、軍工、電子、通訊行業(yè)等領(lǐng)域?qū)呻娐返墓ぷ鞣€(wěn)定性要求相當(dāng)高，生產(chǎn)企業(yè)在將集成電路、分列器件投放生產(chǎn)時(shí)，必須進(jìn)行高、低溫老化、測試、篩選及可靠性試驗(yàn)，以確保集成電路的可靠性。集成電路生產(chǎn)廠家常常要根據(jù)不同要求環(huán)境的集成電路進(jìn)行不同測試。主要針對集成的高低溫老化測試而進(jìn)行設(shè)計(jì)。所謂老化測試，就是保證被測試的芯片的可靠性，即在一定的時(shí)間內(nèi)進(jìn)行持續(xù)性周期性的測試，使有問題的芯片在這段時(shí)間內(nèi)就失效。
基于以上的因素考慮，既要準(zhǔn)確采集集成器件老化程度的溫度數(shù)據(jù)，又要實(shí)現(xiàn)數(shù)據(jù)的保存并且有效地降低測試成本。可借助單片機(jī)作為下位機(jī)實(shí)現(xiàn)現(xiàn)場溫度采集，利用LabVIEW作為測控系統(tǒng)，實(shí)現(xiàn)對溫度的檢測與控制，這樣的上下位配合，實(shí)用性高，靈活度高，成本低且穩(wěn)定可靠。
二、總體設(shè)計(jì)方案
為了實(shí)現(xiàn)溫度檢測系統(tǒng)提出的各項(xiàng)具體功能，將整個(gè)系統(tǒng)分解為上位機(jī)和下位機(jī)兩個(gè)部分：上位機(jī)為裝有LabVIEW2014軟件的PC機(jī)，利用LabVIEW開發(fā)環(huán)境設(shè)計(jì)上位機(jī)的監(jiān)控界面，上位機(jī)部分完成對硬件的驅(qū)動(dòng)、數(shù)據(jù)顯示、處理與存儲(chǔ)及人機(jī)交互操作界面的生成。通過USB轉(zhuǎn)RS232串行口與STC89C52單片機(jī)通信，讀取溫度傳感器DS18B20的溫度測量數(shù)據(jù)，從而實(shí)現(xiàn)對溫度參數(shù)的實(shí)時(shí)采集。
三、硬件接口電路設(shè)計(jì)
1.LabView平臺(tái)與單片機(jī)串口通信硬件接口電路設(shè)計(jì)
在本設(shè)計(jì)中，作為下位機(jī)的單片機(jī)負(fù)責(zé)數(shù)據(jù)的采集和通信，而上位機(jī)以PC機(jī)為操作平臺(tái)，接收數(shù)據(jù)和保存數(shù)據(jù)，二者之間的核心在于數(shù)據(jù)通信。單片機(jī)與PC機(jī)通信是通過單片機(jī)的串口和PC機(jī)的串口之間的硬件連接實(shí)現(xiàn)的。
由于單片機(jī)的TTL邏輯電平與RS-232的電氣特性完全不同，RS-232C對電器特性、邏輯電平和各種信號功能都做了規(guī)定，在TXD和RXD數(shù)據(jù)線上：邏輯1為-3V～-15V的電壓，邏輯0為3V～15V的電壓。由此可見，RS-232C是用正負(fù)電壓表示邏輯狀態(tài)，與晶體管-晶體管邏輯集成電路（TTL）以高低電平表示邏輯狀態(tài)的規(guī)定正好相反。因此，在將PC機(jī)和單片機(jī)通信之前必須進(jìn)行電平轉(zhuǎn)換，本設(shè)計(jì)采用MAX232電平轉(zhuǎn)換芯片實(shí)現(xiàn)單片機(jī)與串行口的電平轉(zhuǎn)換。
上位機(jī)操作以PC機(jī)上的LabView虛擬儀器系統(tǒng)作為操作平臺(tái)，實(shí)現(xiàn)對單片機(jī)的數(shù)據(jù)通信。因?yàn)楝F(xiàn)在大部分電腦都有USB接口，因此我們采用USB總線作為系統(tǒng)的通信方式。為了實(shí)現(xiàn)USB與單片機(jī)的串口連接，采用Prolific公司生產(chǎn)的PL2303接口轉(zhuǎn)換器，實(shí)現(xiàn)USB信號與RS232信號的轉(zhuǎn)換。
2.下位機(jī)硬件電路設(shè)計(jì)
下位機(jī)數(shù)據(jù)主要由單片機(jī)與DS18B20數(shù)字溫度傳感器測得，由單片機(jī)組成的小系統(tǒng)對溫度信號進(jìn)行采集，然后通過USB轉(zhuǎn)RS-232串口將數(shù)據(jù)傳送給計(jì)算機(jī)，在計(jì)算機(jī)上運(yùn)行的LabVIEW程序?qū)斎氲臄?shù)據(jù)進(jìn)行分析處理，將結(jié)果由計(jì)算機(jī)顯示出來，并且保存測量數(shù)據(jù)。
四、系統(tǒng)軟件設(shè)計(jì)
1.串口異步通信的數(shù)據(jù)格式
在串行通信中，常用的兩種基本串行通信方式包括同步通信和異步通信。本設(shè)計(jì)中，主要采用的異步通信方式，在進(jìn)行程序設(shè)計(jì)時(shí)為了實(shí)現(xiàn)正常的通信，必須對端口號進(jìn)行選擇，設(shè)置合適的波特率、校驗(yàn)位、數(shù)據(jù)位及停止位等參數(shù)。兩臺(tái)通信機(jī)的參數(shù)必須一致才能實(shí)現(xiàn)通信，否則無法實(shí)現(xiàn)數(shù)據(jù)傳輸。
2.上位機(jī)LabVIEW程序設(shè)計(jì)
上位機(jī)LabVIEW對單片機(jī)的串口通信主要是通過VISA實(shí)現(xiàn)的，本機(jī)安裝的是VISA5.3，VISA實(shí)質(zhì)上是一個(gè)I/O接口軟件庫及其規(guī)范的總稱。
I/O接口軟件存在于儀器和儀器驅(qū)動(dòng)程序之間，完成對儀器內(nèi)部寄存器進(jìn)行直接存儲(chǔ)數(shù)據(jù)操作，并且為儀器與儀器驅(qū)動(dòng)程序提供信息傳遞的底層軟件。應(yīng)用LabVIEW里的visa庫對串口通信進(jìn)行設(shè)置。本設(shè)計(jì)串口的設(shè)置參數(shù)為（波特率9600bps 8 位數(shù)據(jù)，1位停止，1位起始，無校驗(yàn)），下位機(jī)的串口設(shè)置與上位機(jī)一致。需要注意的是系統(tǒng)從串口讀來的數(shù)據(jù)被自動(dòng)轉(zhuǎn)換為ASCII字符，要得到數(shù)據(jù)并顯示，還要編寫相應(yīng)的子程序vi。
3.下位機(jī)程序設(shè)計(jì)
程序是整個(gè)系統(tǒng)的靈魂，硬件電路只有通過程序的驅(qū)動(dòng)才能正常工作，因此程序?qū)τ谙到y(tǒng)來說非常重要。程序中出現(xiàn)一個(gè)小的錯(cuò)誤可能使系統(tǒng)無法正常工作。系統(tǒng)軟件設(shè)計(jì)的主要任務(wù)是：串口初始化，接收上位機(jī)發(fā)過來的下位機(jī)啟動(dòng)指令，控制單片機(jī)從溫度傳感器采集溫度數(shù)據(jù)，通過讀取溫度值程序?qū)⒉杉降臏囟戎邓腿肷衔粰C(jī)系統(tǒng)中。系統(tǒng)初始化階段，令單片機(jī)的定時(shí)器T1工作于方式2，用于產(chǎn)生串行通信所需的波特率，然后單片機(jī)開始等待PC上位機(jī)的指令，當(dāng)單片機(jī)得到啟動(dòng)指令時(shí)，單片機(jī)開始采集溫度數(shù)據(jù)。單片機(jī)將采集到的溫度數(shù)據(jù)儲(chǔ)存在緩沖區(qū)中，然后單片機(jī)將采集到的數(shù)據(jù)分為四個(gè)字節(jié)，送入上位機(jī)進(jìn)行分析。
五、系統(tǒng)調(diào)試
LabVIEW程序的調(diào)試與其他計(jì)算機(jī)語言的編寫調(diào)試類似，都需要找出語法錯(cuò)誤，但LabVIEW的圖形化編程方式就相對簡單得多，大大提高編程的效率。如果一個(gè)VI程序存在語法錯(cuò)誤，則在面板工具條上的運(yùn)行按鈕將會(huì)變成一個(gè)折斷的箭頭，表示程序不能被執(zhí)行，這時(shí)這個(gè)按鈕被稱作錯(cuò)誤列表，點(diǎn)擊它，則LabVIEW彈出錯(cuò)誤清單窗口，點(diǎn)擊其中任何一個(gè)列出的錯(cuò)誤，選用FIND功能，則出錯(cuò)的對象或端口會(huì)變成高亮。
在LabVIEW的工具條上有一個(gè)畫著燈泡的按鈕，這個(gè)按鈕叫做“高亮執(zhí)行”按鈕。點(diǎn)擊這個(gè)按鈕或使該按鈕圖標(biāo)變成高亮形式，再點(diǎn)擊運(yùn)行按鈕，VI程序就以較慢的速度運(yùn)行，沒有被執(zhí)行的部分以灰色顯示，執(zhí)行后的部分以高亮顯示，并顯示數(shù)據(jù)流線上的數(shù)據(jù)值，這樣，就可以根據(jù)數(shù)據(jù)的流動(dòng)狀態(tài)跟蹤程序的執(zhí)行。
六、結(jié)語
本設(shè)計(jì)是一個(gè)基于LabVIEW的溫度檢測系統(tǒng)，主要實(shí)現(xiàn)單片機(jī)與PC機(jī)的串口通信，能及時(shí)地將溫度數(shù)據(jù)傳給PC機(jī)，并將在上位機(jī)界面顯示溫度曲線，直觀地表現(xiàn)溫度變化。本設(shè)計(jì)的三個(gè)設(shè)計(jì)要點(diǎn)有：
1.串口通信的參數(shù)設(shè)置，以MAX232電平轉(zhuǎn)換芯片實(shí)現(xiàn)單片機(jī)與串行口的電平轉(zhuǎn)換，采用Prolific公司生產(chǎn)的PL2303接口轉(zhuǎn)換器，實(shí)現(xiàn)USB信號與RS232信號的轉(zhuǎn)換，與實(shí)現(xiàn)單片機(jī)與LabView的串口通信。
2.采用LabView軟件的圖形化界面設(shè)計(jì)出測量儀器，以實(shí)現(xiàn)上位機(jī)的數(shù)據(jù)傳輸和處理。
3.硬件方面采用單片機(jī)和DS18B20數(shù)字溫度傳感器進(jìn)行現(xiàn)場溫度的處理與傳輸。
參考文獻(xiàn)：
[1]汪敏生，等著.LabVIEW基礎(chǔ)教程.北京：電子工業(yè)出版社，2002：12-13.
第6篇：集成電路的可靠性范文
[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點(diǎn)
我們經(jīng)常聽說某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。
一、DIP雙列直插式封裝
DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。
DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。
二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝
QFP封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)?；虺笮图呻娐范疾捎眠@種封裝形式，其引腳數(shù)一般在100個(gè)以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計(jì)好的相應(yīng)管腳的焊點(diǎn)。將芯片各腳對準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。
QFP/PFP封裝具有以下特點(diǎn)：(1)適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便，可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。
三、PGA插針網(wǎng)格陣列封裝
PGA芯片封裝形式在芯片的內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2~5圈。安裝時(shí)，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現(xiàn)一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。
ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。PGA封裝具有以下特點(diǎn)：(1)插拔操作更方便，可靠性高。(2)可適應(yīng)更高的頻率。Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。
四、BGA球柵陣列封裝
隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴(yán)格。這是因?yàn)榉庋b技術(shù)關(guān)系到產(chǎn)品的功能性，當(dāng)IC的頻率超過100MHz時(shí)，傳統(tǒng)封裝方式可能會(huì)產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當(dāng)IC的管腳數(shù)大于208Pin時(shí)，傳統(tǒng)的封裝方式有其困難度。因此，除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片(如圖形芯片與芯片組等)皆轉(zhuǎn)而使用BGA封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。
BGA封裝技術(shù)又可詳分為五大類：(1)PBGA基板：一般為2~4層有機(jī)材料構(gòu)成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。(2)CBGA基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。(3)FCBGA基板：硬質(zhì)多層基板。(4)TBGA基板：基板為帶狀軟質(zhì)的1~2層PCB電路板。(5)CDPBGA基板：指封裝中央有方型低陷的芯片區(qū)。
BGA封裝具有以下特點(diǎn)：(1)I/O引腳數(shù)雖然增多，但引腳之間的距離遠(yuǎn)大于QFP封裝方式，提高了成品率。(2)雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。(3)信號傳輸延遲小，適應(yīng)頻率大大提高。(4)組裝可用共面焊接，可靠性大大提高。
BGA封裝方式經(jīng)過十多年的發(fā)展已經(jīng)進(jìn)入實(shí)用化階段。1987年，日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后，摩托羅拉、康柏等公司也隨即加入到開發(fā)BGA的行列。1993年，摩托羅拉率先將BGA應(yīng)用于移動(dòng)電話。同年，康柏公司也在工作站、PC電腦上加以應(yīng)用。直到五六年前，Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等)，以及芯片組中開始使用BGA，這對BGA應(yīng)用領(lǐng)域擴(kuò)展發(fā)揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術(shù)，其全球市場規(guī)模在2000年為12億塊，預(yù)計(jì)2005年市場需求將比2000年有70%以上幅度的增長。
五、CSP芯片尺寸封裝
隨著全球電子產(chǎn)品個(gè)性化、輕巧化的需求蔚為風(fēng)潮，封裝技術(shù)已進(jìn)步到CSP。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。
CSP封裝又可分為四類：(1)傳統(tǒng)導(dǎo)線架形式，代表廠商有富士通、日立、Rohm、高士達(dá)等等。(2)硬質(zhì)內(nèi)插板型，代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質(zhì)內(nèi)插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝：有別于傳統(tǒng)的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術(shù)的未來主流，已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。
CSP封裝具有以下特點(diǎn)：(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時(shí)間。CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應(yīng)用在信息家電、數(shù)字電視、電子書、無線網(wǎng)絡(luò)WLAN/GigabitEthemet、ADSL/手機(jī)芯片、藍(lán)芽等新興產(chǎn)品中。
六、MCM多芯片模塊
第7篇：集成電路的可靠性范文
【關(guān)鍵詞】驅(qū)動(dòng)電壓 轉(zhuǎn)換電路 損耗 驅(qū)動(dòng)不足
1 引言
功率MOSFET的驅(qū)動(dòng)電路是影響整個(gè)電路系統(tǒng)可靠性和穩(wěn)定性的重要因數(shù)，在半導(dǎo)體技術(shù)高速發(fā)展的今天，MOSFET的規(guī)格越來越多，不同規(guī)格MOSFET的G極動(dòng)要求也有差異。
1.1 MOSFET的G極驅(qū)動(dòng)電壓
MOSFET的G極驅(qū)動(dòng)要求中，有一項(xiàng)技術(shù)參數(shù)Vgs(th)，閾值電壓通常低壓MOSFET的Vgs(th)在4V以內(nèi)，高壓MOSFET的Vgs(th)則通常在3-5V之間，驅(qū)動(dòng)電路必需滿足Vgs(th)的要求，電路才能可靠穩(wěn)定的工作。
1.2 MOSFET驅(qū)動(dòng)電壓不足的影響
隨著集成電路的高速發(fā)展，由早期的分立器件演變到模擬集成電路，模擬集成電路的驅(qū)動(dòng)電壓通?？梢宰龅?0V以上，能滿足MOSFET的驅(qū)動(dòng)要求的。隨著電路芯片集成度越來越高，各種保護(hù)檢測都集成到芯片內(nèi)部，芯片廠商普遍采用MCU單片機(jī)的方案來實(shí)現(xiàn)，電源電路芯片也都趨向于使用此方案，然而MCU通常的VCC供電電壓為5V以內(nèi)，加上內(nèi)部的導(dǎo)通壓降及驅(qū)動(dòng)電路的損耗，到Vgs的電壓可能只有4V左右，如果使用簡單的驅(qū)動(dòng)電路，一些MOSFET就會(huì)出現(xiàn)驅(qū)動(dòng)不足的現(xiàn)象,由于驅(qū)動(dòng)電壓低，MOSFET沒有飽和導(dǎo)通，處于放大態(tài)，DS電壓高，電流大，此時(shí)MOSFET的損耗很大，會(huì)過熱損壞，最終導(dǎo)致電路失效。
2 研究內(nèi)容
基于以上分析，需要尋求一種外置式的轉(zhuǎn)換電路，將MCU輸出的驅(qū)動(dòng)電壓由4-5V提高到滿足MOSFET Vgs要求。
2.1 驅(qū)動(dòng)電壓提高轉(zhuǎn)換電路
利用我們下面介紹的驅(qū)動(dòng)電壓提高轉(zhuǎn)換電路（圖1），驅(qū)動(dòng)電壓由芯片驅(qū)動(dòng)輸出電壓轉(zhuǎn)換成外置電壓，其中外置電壓可根據(jù)MOSFET的Vgs要求來設(shè)定，根據(jù)MOSFET的其他參數(shù)設(shè)定R7、，C2、R9、C1的參數(shù)，調(diào)整MOSFET驅(qū)動(dòng)上升和下降的斜率，滿足MOSFET的驅(qū)動(dòng)要求，增強(qiáng)了電路的可靠性。
2.2 工作原理
圖1中V1為MCU驅(qū)動(dòng)輸出，一般為高低電平方波，高電平大于2.5V，低電平小于1V；V2為外置電壓源，可肯定使用的MOSFET的規(guī)格來設(shè)定外置電壓源電壓；Q5為小電流NMOSFET，驅(qū)動(dòng)電壓要求小于2.5V；Q3為PNP三極管；Q1為NPN三極管，Q2為要確定的大電流高壓功率MOSFET。當(dāng)V1為高電平時(shí)（大于2.5V），Q5導(dǎo)通，通過R7、C2，Q3飽和導(dǎo)通，通過D1，R9、C1，Q1截止，V2電壓加到Q2的Vgs端，Q2的驅(qū)動(dòng)電壓由V1轉(zhuǎn)換為V2，Q2飽和導(dǎo)通；當(dāng)V1輸出低電平時(shí)（小于1V），Q5的Vg沒有達(dá)到Q5的開通電壓，Q5截止，Q3B極為高電平（V2電壓）Q3截止，Q1通過R3、R9、C1，Q1飽和導(dǎo)通，Q2的Vgs被拉到零電位，Q2截止。從原理上分析圖5電路可以滿足低電壓轉(zhuǎn)換為較高電壓（電壓V2大于電壓V1）。
2.3 仿真驗(yàn)證
可以用仿真軟件來驗(yàn)證下上面所介紹的轉(zhuǎn)換電路，仿真驅(qū)動(dòng)電壓由5V轉(zhuǎn)換到12V的電路（圖2），V1輸出驅(qū)動(dòng)電壓5V，V2輸出電壓12V，仿真器件參數(shù)如圖2所示。
再看下仿真的驅(qū)動(dòng)波形（圖3），此電路很好的實(shí)現(xiàn)了驅(qū)動(dòng)電壓提高的轉(zhuǎn)換，驅(qū)動(dòng)電壓由5V提高到12V, 驅(qū)動(dòng)上升與下降的斜率在可接受的范圍。
再來看下MOSFET的DS電壓和電流的仿真波形（圖4），從圖中可知在驅(qū)動(dòng)電壓為高時(shí)，MOSFET飽和導(dǎo)通，DS電壓為零，沒有出現(xiàn)驅(qū)動(dòng)不足的現(xiàn)象。
3 結(jié)論
通過簡單而且成本低廉的方式實(shí)現(xiàn)電平的轉(zhuǎn)換，增加電路的可靠性和穩(wěn)定性，對目前主流的MCU控制方案的廣泛應(yīng)用起到一定的促進(jìn)作用。
參考文獻(xiàn)
[1]張占松,蔡宣三.開關(guān)電源的原理與設(shè)計(jì)[M].北京：電子工業(yè)出版社,1998.
[2]梁竹關(guān)，趙東風(fēng). MOS管集成電路設(shè)計(jì)[M].北京：科學(xué)出版社,2011.
[3]包偉,蔡宣三.用PSPICE仿真研究PWM開關(guān)電源,電工電能新技術(shù)[J].電工電能新技術(shù),1995(2):25-29.
第8篇：集成電路的可靠性范文
關(guān)鍵詞：數(shù)顯表 數(shù)字信號處理 高速測角
中圖分類號：TH 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號：1007-9416(2012)01-0059-02
圓感應(yīng)同步器和數(shù)顯表是經(jīng)緯儀測角的核心部件，提供經(jīng)緯儀指向的方位和俯仰角度值。目前國內(nèi)一般數(shù)顯表靜態(tài)精度很高，但是動(dòng)態(tài)精度較低，無法滿足快速目標(biāo)的測量要求，因此需設(shè)計(jì)一種新型高速數(shù)顯表。這種新型數(shù)顯表用于高速、高精度動(dòng)態(tài)檢測角度位移，它采用定尺激磁鑒相方式，以圓感應(yīng)同步器為傳感元件，以大規(guī)模集成電路為核心，具有體積小、速度快、精度高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠等優(yōu)點(diǎn)。
1、數(shù)顯表工作原理
數(shù)顯表采用定尺激磁鑒相方式，原理如圖1所示。
定尺激磁有以下優(yōu)點(diǎn)：
(1)激磁信號經(jīng)功率放大后直接送到定尺，沒有中間環(huán)節(jié)，因此激磁功率較大，便于信號處理；
(2)采用定尺激磁，可以使滑尺處在均勻磁場中，感應(yīng)信號與位置的函數(shù)關(guān)系更接近于正弦函數(shù)，失真度小，有利于提高細(xì)分精度；
(3)由于滑尺小，易屏蔽，可提高抗干擾能力；
(4)微弱的感應(yīng)信號從滑尺感應(yīng)出來，阻抗小，易匹配。
2、系統(tǒng)電路分析
我們采用大規(guī)模集成電路AD2S80（RDC）作為數(shù)字信號處理芯片。它是跟蹤式單片集成電路，是ANALOG DEVICES公司新一代RDC。它可用于旋轉(zhuǎn)變壓器、感應(yīng)同步器的數(shù)字轉(zhuǎn)換，由于它將感應(yīng)同步器的信號轉(zhuǎn)換為自然二進(jìn)制數(shù)是采用一種比率式跟蹤方式，輸出數(shù)字角度只與輸入的正弦和余弦信號的比值有關(guān)，而與它的絕對值無關(guān)，因此具有較高的噪聲抑制能力，減少由于從感應(yīng)同步器經(jīng)遠(yuǎn)距離傳輸帶來的誤差。
同時(shí)使用EPROM譯碼，LED數(shù)碼顯示出角位移量。系統(tǒng)采用總體開環(huán)，數(shù)字信號處理單元由AD2S80及器件構(gòu)成，它完成正余弦函數(shù)變化的角度信號。AD2S80的分辨率和動(dòng)態(tài)性能可任意選擇，可供選擇的分辨率為10、12、14、16bit，可通過SC1和SC2的輸入邏輯電平來選擇。我們根據(jù)技術(shù)要求選擇12bit，它的轉(zhuǎn)換器跟蹤速度上限取決于集成電路內(nèi)壓控振蕩器輸出頻率的最高上限，對于AD2S80它的最高上限頻率為:
跟蹤速度上限可由下式計(jì)算：
跟蹤速度上限=（）(理論值)
式中：（是輸出分辨率），對于12位，。
根據(jù)以往工作經(jīng)驗(yàn)，數(shù)顯表實(shí)際跟蹤速度范圍為：0～180°/S，可以滿足跟蹤速度指標(biāo)要求。
數(shù)顯表電路原理如圖2所示，主要由以下部分組成：
2.1 振蕩電路
對振蕩電路我們采用了一個(gè)場效應(yīng)管來控制電路增益的振蕩電路，它波形失真小，電路中差分對管夠成的檢波放大電路給壓控電阻提供與振幅有關(guān)的控制電壓，以實(shí)現(xiàn)自動(dòng)穩(wěn)幅功能，輸出振幅的穩(wěn)定性可達(dá)到0.1%，輸出振幅的調(diào)節(jié)率為100:1，溫度系統(tǒng)1mV/℃。
2.2 電壓跟隨器及功率驅(qū)動(dòng)電路
由于圓感應(yīng)同步器轉(zhuǎn)子的電阻很小，大約只有幾歐姆左右，所以要求電路具有較強(qiáng)的電流驅(qū)動(dòng)能力，而電壓不能過高的功放電路。因此我們采用美國NS公司推出的LM2030集成芯片，該芯片失真小，輸出功率大，工作穩(wěn)定可靠，內(nèi)部保護(hù)完善，電路元件少。電阻和電容采用金屬膜電阻和CBB電容。在LM2030集成芯片上加有足夠的散熱片。否則溫度升高使LM2030芯片過熱保護(hù)電路工作，從而使LM2030芯片關(guān)斷。為保證前級振蕩電路的穩(wěn)定工作，而不使輸出脈沖的相位和波形失真，電路的設(shè)計(jì)采用了電路跟隨器與功放電路進(jìn)行隔離，以提高工作的穩(wěn)定性和可靠性。
2.3 前置放大電路
由于感應(yīng)同步器幅相相交換輸出為毫伏級，因此產(chǎn)生的感應(yīng)信號必須通過前置放大千倍左右，才能進(jìn)行幅相測量，并通過電纜送入A/D轉(zhuǎn)換電路中。放大會(huì)導(dǎo)致誤差，因此要求放大器的放大倍數(shù)要穩(wěn)定，波形失真要小，同時(shí)相移也要穩(wěn)定，放大器應(yīng)盡量對稱。由于前置放大器輸入信號小，放大倍數(shù)比較高，所以必須放在屏蔽盒內(nèi)，屏蔽盒裝在經(jīng)緯儀內(nèi)，并有良好的接地。放大器采用同相輸入方式，因?yàn)楦袘?yīng)同步器輸出為電壓信號，同相輸入放大輸入阻抗高，有利于信號放大。同時(shí)采用變壓耦合器升壓后送入運(yùn)放，變壓耦合器的優(yōu)點(diǎn)是：易于實(shí)現(xiàn)阻抗匹配，沒有溫漂現(xiàn)象，并且有選頻作用。
2.4 相位補(bǔ)償電路
感應(yīng)信號通過反相放大后，為發(fā)調(diào)整由于整個(gè)電路帶來的附加相移，在放大器后加一級相位補(bǔ)償電路，進(jìn)行相位補(bǔ)償。該電路利用運(yùn)算放大器的差動(dòng)輸入在處產(chǎn)生90°相移，如果輸入頻率在0～∞范圍內(nèi)變化，相位便會(huì)在180°～0°之間變化，若以90°相移的頻率為中心，頻率偏離時(shí)其相角為：
為了獲得任意相角，選擇適當(dāng)電容量，并使
2.5 計(jì)數(shù)、譯碼、顯示電路
用DIR作為加減計(jì)數(shù)控制，對上面的RIPPLEC LOCK進(jìn)行計(jì)數(shù)，就可以完成二倍節(jié)距的計(jì)數(shù)，信號處理電路和計(jì)數(shù)電路輸出的結(jié)果為二進(jìn)制形式，將二進(jìn)制數(shù)顯示為度、分、秒的形式。若采用邏輯電路進(jìn)行譯碼，則電路較為復(fù)雜，我們采用了EPROM譯碼方式，每片有8位數(shù)據(jù)，可產(chǎn)生24位BCD碼，輸出的數(shù)字量通過數(shù)碼驅(qū)動(dòng)電路驅(qū)動(dòng)LED顯示，共顯示7位數(shù)據(jù)。根據(jù)電路的特點(diǎn)，用2片EPROM（2764）就可完成分、秒的譯碼，度的譯碼是采用VHDL硬件描述語言進(jìn)行集成MAX（EPM7128SLC84）芯片編程。加減計(jì)數(shù)和譯碼程序略。
2.6 A/D轉(zhuǎn)換集成電路
A/D轉(zhuǎn)換集成電路芯片AD2S80是美國AD的模擬信號轉(zhuǎn)換成數(shù)字信號，通過三態(tài)輸出選擇并行的二進(jìn)制碼，能夠較好地滿足圓感應(yīng)同步器數(shù)顯表對角位移檢測精度的要求。
3、結(jié)語
(1)跟蹤速度快。系統(tǒng)采用總體開環(huán)，數(shù)字信號處理單元由AD2S80及器件構(gòu)成，它完成正余弦函數(shù)變化的角度信號。跟蹤速度上限可達(dá)268（）。
(2)抗干擾能力強(qiáng)。在數(shù)字轉(zhuǎn)換器（RDC）內(nèi)部采用閉環(huán)伺服跟蹤，輸出數(shù)字角與輸入的正弦余弦信號的比值有關(guān)，而與它的絕對值大小無關(guān)。因此具有較高的噪聲抑制能力，以減少遠(yuǎn)距離長線傳輸帶來的誤差。
我們對數(shù)顯表作了新的設(shè)計(jì)，采用大規(guī)模單片集成電路 AD2S80芯片，簡化了電路，提高了可靠性，達(dá)到了設(shè)計(jì)要求。
參考文獻(xiàn)
[1]端木時(shí)夏,劉紀(jì)茍.感應(yīng)同步器及其數(shù)顯技術(shù)[J].上海:同濟(jì)大學(xué)出版社,1990．
[2]張力,羅朝祥.新型圓感應(yīng)同步器微機(jī)數(shù)顯表的研究[J].機(jī)電一體化,2002．
第9篇：集成電路的可靠性范文
關(guān)鍵詞：集成電路，移相電路元件參數(shù)發(fā)生變化，扭環(huán)形計(jì)數(shù)器，專用可控硅移相KJ004集成電路，單一移電路，快速同步壓控振蕩器
1.關(guān)于新型專用移相器件和觸發(fā)器件的研發(fā)
即使目前有些科研單位及廠家研制出專用移相集成電路，使得三相橋式觸發(fā)電路更簡單，可靠性高大為提高。
如20多年前，西安交通大學(xué)自動(dòng)化教研室曾經(jīng)使用過的KJ系列專用觸發(fā)集成電路是陜西航空部一間分公司在出品的，由KJ系列專用觸發(fā)移相集成電路和六路雙脈沖形成電路組成的三相橋式觸發(fā)電路，使原來由普通公立元件組成的六塊觸發(fā)電路板比較來說已顯得簡單很多了，這種電路在脈沖輸出端加功率擴(kuò)展可以觸發(fā)較大功率的可控硅。
這種由KJ004及KJ041組成的觸發(fā)電路仍需要三塊KJ004移相集成電路和三套電壓過零采樣變壓器及其相關(guān)電路組成，這樣必需存在三套電壓過零采樣變壓器及其相關(guān)電路和三套移相電路。移相電路均由RC元件組成，每個(gè)移相電路由一個(gè)電阻和一個(gè)電容器組成RC時(shí)間常數(shù)電路，存在三個(gè)移相電路，即起碼有六個(gè)RC元件及三塊KJ004移相集成塊，這樣難免由六個(gè)RC元件參數(shù)變化及多塊集成電路參數(shù)不一致性而引起三個(gè)移相電路存在不同的相位的差異，也同樣會(huì)造成三相電壓波頭不平；采用三套電壓過零采樣變壓器及其相關(guān)電路組成，其中一套電壓過零采樣變壓器及其相關(guān)電路出故障，造成更大的輸出電壓波頭不平，出現(xiàn)上面已講過的故障原因。
2.國內(nèi)企業(yè)應(yīng)用經(jīng)驗(yàn)
在20年前，己有行家想到這一問題，為了避免采用三套電壓過零采樣變壓器及其相關(guān)電路和三套移相電路，曾經(jīng)使用KC05組成的單一套電壓過零采樣變壓器及其相關(guān)電路和單一移相電路。
例如以A相作為電壓過零采樣基準(zhǔn)，KC05便得到+A、－A兩脈沖，采用以A相作為同步電壓作基準(zhǔn)，通過延時(shí)電路得到其他兩相的脈沖，根據(jù)相序關(guān)系，－C滯后+A 60度，+B滯后+A 120度，+C滯后－A 60度，－B滯后－A120度，則60度相當(dāng)于3.33ms，而120度相當(dāng)于6.67ms，通過延時(shí)3.33ms及6.67ms得到B相和C相的脈沖，作為移相觸發(fā)電路，可見此辦法可行，但是要存在四套延時(shí)電路，這四套延時(shí)電路偏偏與B相和C相的移相有關(guān)，由于延時(shí)元件參數(shù)存在物理的差異及使用時(shí)間長了所產(chǎn)生的變值，也同樣會(huì)造成三相電壓波頭不平，又可見沒有真正解決存在問題。
3.本文采用單電壓過零采樣及單個(gè)移相電路的構(gòu)思與實(shí)現(xiàn)
本文主要介紹如何實(shí)現(xiàn)及克服前面所述各種電路結(jié)構(gòu)存在的問題，這里一舉改變傳統(tǒng)的做法，將前面陳述過的使用三組移相電路組成的三相橋式SCR觸發(fā)電路的傳統(tǒng)模式去掉，試圖只采用A相作為單電壓過零采樣作基準(zhǔn)、一塊專用的可控硅移相KJ004集成電路、一塊KJ041六路雙脈沖電路及模擬集成電路和數(shù)字集成電路組成的三相橋式的一種新型的可控硅觸發(fā)電路。
3.1電路組成見圖1。
圖1
電路結(jié)構(gòu)將由一塊而不再是三塊KJ004移相集成電路和一塊KJ041六路雙脈沖集成電路及四塊數(shù)字邏輯電路的CD4013雙D觸發(fā)器、二塊CD4023三輸入三與非門邏輯電路、一塊帶緩沖器的六反相CD4069集成電路、一塊CD4070二輸四異或門電路、一塊雙運(yùn)放LM741線性集成電路、一塊CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器和由九個(gè)線性電阻所組成的D/A轉(zhuǎn)換電路由一塊CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器和線性電阻所組成的D/A轉(zhuǎn)換電路及一塊VCO壓控振蕩等組成新的三相橋式SCR觸發(fā)電路，這種電路幾乎全數(shù)字化。各集成電路的詳細(xì)的工作原理在這里不作介紹。
3.2這種電路的特點(diǎn)及優(yōu)點(diǎn)
（1）本電路特點(diǎn)是只用單個(gè)電壓過零采樣變壓器及其相關(guān)元件，并以A相電壓過零采樣作為基準(zhǔn)，B相和C相脈沖通過邏輯電路分配而獲得，在電路原理說明中再表述。避免了傳統(tǒng)的采用三個(gè)電壓過零采樣變壓器及其相關(guān)元件所組成的電壓過零采樣電路，傳統(tǒng)的采用三個(gè)電壓過零采樣變壓器及其相關(guān)元件中一個(gè)電壓過零采樣變壓器及其相關(guān)元件的參數(shù)差異和變化所造成輸出電壓波頭不平的缺點(diǎn)。
（2）本電路又一特點(diǎn)是用一塊專用的可控硅移相KJ004集成電路，與由三塊KJ004組成的移相電路相比，電路顯待簡單得多及可靠得多，并解決了傳統(tǒng)、典型的三相橋式觸發(fā)電路由六個(gè)RC元件參數(shù)變化及多塊集成電路參數(shù)不一致性而引起三個(gè)移相電路存在不同的相位的差異所造成三相電壓波頭不平；移相電路只采用一塊而不再是三塊移相集成電路，故影響相位變化的元件只有兩個(gè)RC元件及只有一塊移相集成的變化，當(dāng)它們發(fā)生參數(shù)變時(shí)，則三相電壓波頭都同時(shí)變化，不會(huì)出現(xiàn)波頭不平的現(xiàn)象。
（3）用數(shù)字集成電路、模擬集成電路等組成A相、B相和C相的可控硅元件的觸發(fā)脈沖，A相、B相、C相脈沖通過邏輯電路分配而獲得，也是這一電路特點(diǎn)之一，其原理在電路原理說明中再表述。
（4）本電路再一特點(diǎn)是用一塊KJ041六路雙脈沖電路，這種電路做在一塊電路板上，由于使用的是集成電路，分立元件少，外接線口十分少，故事故發(fā)生率也少，特別與分立元件所組成的觸發(fā)電路比較來說，電路顯得更簡單可靠。
由于這里使用的集成電路都是采用插座式連接，更換集成電路很方便，如果集成電路發(fā)生故障更換很容易（比較分立元件來說），如果分立元件發(fā)生故障，只要將IC全部拔出，那么電路板所集成的分立元件很少，很容易查找問題，一般的電氣技工也很容易處理故障等。論文大全。
（5）做多幾塊整體電路，當(dāng)故障出現(xiàn)時(shí)，整塊更換，能使故障停臺(tái)時(shí)間為零。
3.3這種新型的可控硅觸發(fā)電路的組成及工作原理
（1）只用單個(gè)電壓過零采樣變壓器與移相集成電路KJ004內(nèi)部部分電路組成電壓過零采樣電路，并以A相作為電壓過零采樣基準(zhǔn)。
（2）同步電路與普通的觸發(fā)電路相同。
（3）移相電路由專用移相集成電路KJ004組成，KJ004是國內(nèi)生產(chǎn)的，移相相位起點(diǎn)取決于移相輸入電壓，實(shí)際上是一個(gè)壓控移相電路。脈沖輸出由輸出端輸出正、負(fù)兩路方波：輸出口OUT1及OUT2，即得到+A、－A兩脈沖，但+A、－A兩脈沖并不直接控制+A、－A兩個(gè)可控硅，而是只將+A取出作為KJ041六路雙脈沖電路的基準(zhǔn)時(shí)鐘，送到緊接連的內(nèi)同步電路。
（4）這里設(shè)置了一個(gè)內(nèi)同步電路，電路組成見2，其原理簡介如下。
圖2
該電路的主要作用是使高穩(wěn)定度的壓控振蕩器的振蕩頻率通過扭環(huán)形計(jì)數(shù)器后取出六分之一即A1的作頻率及相位反饋，并與外部基準(zhǔn)頻率Fref作精確地同步。
壓控振蕩器的振蕩頻率CP=3*A1=3x100=300Hz/s，A1=Fref。
電路由可預(yù)置可逆計(jì)數(shù)器CD4029、雙D觸發(fā)器CD4013、四異或門CD4070和運(yùn)算放大器LM741等組成為快速同步壓控振蕩器。其中IC1：CD4013將外部基準(zhǔn)頻率Fref進(jìn)行4分頻，產(chǎn)生相位差為90度的二個(gè)信號分別送入IC3：CD4070的門1和門2，IC2：CD4013也將壓控振蕩器輸出的頻率Fout進(jìn)行4分頻后送入IC3：CD4070的門1和門2，門1和門2兩個(gè)輸出端輸出信號之間的相位關(guān)系取決于壓控振蕩器的頻率高于還是低于外部基準(zhǔn)頻率Fref，而頻率取決于壓控振蕩器的頻率與基準(zhǔn)頻率之差。
IC4、IC5：LM741組成施密特觸發(fā)器為IC6：CD4029提供時(shí)鐘CP及控制信號V/D。如果壓控振蕩器的頻率低于外部基準(zhǔn)頻率，則IC4輸出高電平“1” 狀態(tài)，IC6按照與頻率差成正比的速率進(jìn)行加計(jì)數(shù)，蟲IC6和2R-R梯形電阻網(wǎng)絡(luò)組成的數(shù)/模轉(zhuǎn)換器把增加的電壓供給壓控振蕩器，從而提高振蕩器的頻率。如果壓控振蕩器的頻率高于外部基準(zhǔn)頻率時(shí)其作用恰好相反。論文大全。
該D/A轉(zhuǎn)換電路將由九個(gè)電阻及CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器四位輸出端組成，由電阻組成的D/A轉(zhuǎn)換電路價(jià)格較便宜，即簡單的數(shù)模轉(zhuǎn)換。該電路可用DAC0808，8位數(shù)/模電路代替。進(jìn)行D/A轉(zhuǎn)換后控制壓控振蕩器（VCO），由VCO發(fā)出脈沖，送給扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器。論文大全。壓控振蕩器（VCO）的振蕩頻率fout=3fin=3x100=300Hz/s。
（5）扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器。
由3個(gè)D觸發(fā)器（實(shí)際上由兩塊二D觸發(fā)器的CD4013集成電路）和兩塊三入三與非門的CD4023集成電路及一塊帶緩沖器的六反相器CD4049集成電路所組成；采用扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器是不存在數(shù)字脈沖竟?fàn)幟半U(xiǎn)現(xiàn)象。
電路采用了上升沿觸發(fā)，觸發(fā)信號是由VCO發(fā)出的脈沖串作扭環(huán)形計(jì)數(shù)器的時(shí)鐘，由于交流電每一個(gè)周期采樣有兩次過零，50個(gè)周期共有100次過零采樣脈沖，即fin=100Hz/s，所以fout=3fin，fin是已經(jīng)實(shí)施了相位移動(dòng)的+A相的觸發(fā)脈沖，并以此作為內(nèi)快速同步器的基準(zhǔn)時(shí)鐘。
使得VCO每兩次同步后就發(fā)出六個(gè)時(shí)鐘信號去控制扭環(huán)形計(jì)數(shù)器，使扭環(huán)形計(jì)數(shù)器所發(fā)出的六路脈沖間隔相等而發(fā)生時(shí)間不同的脈沖信號，再送到KJ041C 實(shí)行雙脈沖發(fā)生，以觸發(fā)六個(gè)可控硅。
該電路每次發(fā)出六個(gè)脈沖信號，且每次從A1取出一個(gè)脈沖送回內(nèi)同步電路作比較，所以該電路的脈沖次數(shù)每次都相等并以后保證相位同步。
整個(gè)電路還未畫出是六個(gè)脈沖信號與六個(gè)可控硅的直流電路隔離部份，直流電路隔離可用光電方式隔離或用脈沖變壓器方式電感隔離，該電路還可以擴(kuò)展使用。
4.結(jié)論
1）此電路是基于各種技術(shù)知識(shí)綜合而設(shè)計(jì)而成的。如模擬電子技術(shù)、數(shù)字電路技術(shù)、可控硅技術(shù)、集成電路開發(fā)應(yīng)用等知識(shí)所組成。本電路是否完善，請專家們批評指出。本人利用業(yè)余時(shí)間及用自己出資購買的元件對本電路做了實(shí)驗(yàn)。
2)可控硅觸發(fā)電路還有電路組成更簡單的，就是采用單片微機(jī)即單片機(jī)IC組成。采用單片微機(jī)組成的可控硅觸發(fā)電路可謂簡單可靠而且成本低廉，但必須遍寫控制程序，其程序也十分簡單，但必須依賴計(jì)算機(jī)程序員，一般技工無法完成，這是使用單片機(jī)的缺點(diǎn)。
3)不采用專用移相IC及雙脈沖IC，用普通數(shù)字IC及運(yùn)算放大器和定時(shí)器等也可以組成與用專用移相IC及雙脈沖IC組成的可控硅觸發(fā)電路有相同的效果。
【參考資料】
[1] 閻石主編.數(shù)字電子技術(shù)基礎(chǔ)第五版,清化大學(xué)電子教研室編,2006.
[2] 童詩白主編.模擬電子技術(shù)基礎(chǔ)第二版.清華大學(xué)教研組編,2006.
[3] 童詩白，徐振英編.現(xiàn)代電子學(xué)及應(yīng)用.高等教育出版社，1994.
[4] 龍忠琪,賈立新.數(shù)字集成電路教程.科學(xué)出版社，2003.
