卷積神經網絡的好處精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的卷積神經網絡的好處主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：卷積神經網絡的好處范文

說ISSCC是全球最重要的集成電路會議，沒有之一，是因為集成電路領域重大的發(fā)明，大都選擇首先在ISSCC上。比如說，全球首個TTL（晶體管―晶體管邏輯）電路、首個1Kb DRAM（動態(tài)隨機存儲器）、首個8位微處理器、首個32位微處理器、首個1Mb DRAM、首個單片GSM接受器、首個GHz處理器、首個多核處理器等。

摩爾定律倒計時

盡管有關摩爾定律失靈的話題在產業(yè)界是個經久不衰的話題，但因為半導體發(fā)展趨勢最為權威的ITRS，已經決定今年放棄以前以半導體制造工藝為主線的方法編制半導體發(fā)展藍圖，從而讓人們感到緊迫感的臨近。

去年時值摩爾定律發(fā)表50周年。ISSCC特意設立了小型論壇。英特爾在半導體工藝領域的大牛、英特爾高級院士馬博，以及臺積電、賽靈思、高通等嘉賓應邀討論“10nm之下摩爾定律的挑戰(zhàn)：技術、設計與經濟成本”這一主題。與會嘉賓認為，摩爾定律在未來五六年內將會遇到嚴峻的挑戰(zhàn)。

作為全球學術象牙塔最頂尖的學術刊物，《自然》雜志只用了半個月的時間就成了全球的“網紅”。從1月28日報道谷歌人工智能AlphaG在圍棋人機大戰(zhàn)中擊敗歐洲冠軍樊麾，接著是人類首次證實引力波的存在。到了2月9日，《自然》又以ITRS今年采用新的方法編制半導體發(fā)展藍圖為由頭，公開“唱衰”摩爾定律。該文引用新路線圖編制委員會主席陳安（An Chen音譯）的話說，當尺寸縮小因為量子效應而難以為繼時會發(fā)生什么事情，接下來又該怎么辦？

顯然，陳安還是太樂觀了。理論上，當半導體工藝提高到1nm左右時，量子效應確切地說是隧道效應將會顯著起來。筆者認為，在半導體工藝遠未達到1nm時，就會因為工藝缺陷而失靈。我們知道，銅原子的直徑約為0.29nm。英特爾目前承諾的是7nm工藝，相當于23個銅原子的排列寬度。再往下走，當工藝的偏差以1個原子計量時，由于工藝或者半導體襯底材料的純度所限，缺陷難以避免。在長期高溫下，缺陷不斷擴散，最終將導致芯片功能失效。

CPU：核數(shù)增長放緩、主頻提速

撰寫數(shù)字架構與系統(tǒng)部分的是來自AMD的數(shù)字架構與系統(tǒng)分委員會主席史蒂芬?科希策（Stephen Kosonocky）。

他認為，得益于半導體制造技術發(fā)展帶來的集成度的提高，越來越復雜的系統(tǒng)得以放在單一芯片上，這在成本、功耗和計算能力上帶來一系列的好處。這些趨勢將為整個計算家族的所有領域帶來機會，這包括從用于極低功耗遙測傳感應用的SoC（片上系統(tǒng)）、低功耗移動SoC，直到高端的主機和服務器系統(tǒng)。

應該指出的是，史蒂芬?科希策更多地是從芯片角度討論SoC。如果從系統(tǒng)的層面上看，他疏漏了SoC可以顯著提高系統(tǒng)可靠性和降低系統(tǒng)體積這兩大好處。因為SoC可以有效地降低系統(tǒng)內芯片的數(shù)量，從而顯著減少了芯片之間機械連接點，而體積的縮小對于移動應用特別是方興未艾的物聯(lián)網應用，是至關重要的。

史蒂芬?科希策表示，得益于并行計算和定制加速器的應用，計算機的性能正在以節(jié)能的方式不斷提高。這意味著，與傳統(tǒng)串行計算相比，在提供更強計算機性能以滿足日益增長的用戶需求的同時，允許降低處理器的時鐘周期。

筆者以為，ISSCC提供的有關處理器內核數(shù)和主頻的發(fā)展統(tǒng)計曲線，2016年的發(fā)展趨勢似乎并不完全支持史蒂芬?科希策的觀點。在處理器平均內核數(shù)上，從2001年到2010年，處理器的核數(shù)增長迅速，然而從2010年開始，處理器平均核數(shù)的增加顯著趨緩，到2014年之后，核數(shù)平均曲線已經呈水平狀。在處理器平均主頻上，從1993年到2003年的10年間，主頻提升非?？?，其中1994年突破100MHz，2001年突破1GHz。但從2005年至2011年平均主頻曲線不升反降，直到2012年開始平均主頻曲線又開始了新一輪的增長，其增長斜率與上述10年的增長斜率幾乎相同。

如果把處理器平均核數(shù)曲線與平均主頻曲線疊加在一起，就不難看出，主頻始自1993年的高速增長，到了2003年撞到了“熱障”這堵墻。這促成了多核處理器的發(fā)展。而伴隨著新一代半導體工藝技術FinFET（鰭式場效應晶體管）在2011年投入商用，因為Fin在制程工藝和低功耗上的優(yōu)勢，主頻的增長又取代內核增長，成為提升處理器性能的主因。

需要注意的是，ISSCC僅提供了2016年的處理器平均主頻和核數(shù)發(fā)展趨勢，任何要借助于處理器主頻增長的平均曲線外延以求未來發(fā)展趨勢的想法，都要慎重。這是因為摩爾定律的周期會逐漸拉長。更重要的是，SoC已成集成電路大勢所趨，F(xiàn)PGA（現(xiàn)場可編程門陣列）已經被集成到處理器芯片上，這意味著原本對計算機系統(tǒng)提升顯著的基于FPGA的加速器，得以與處理器內核集成在一個管芯（Die）上，鑒于FPGA可以針對應用實時優(yōu)化，所以，不遠的未來將取代主頻，成為處理器性能提升的主力。（相關內容詳見本報2015年11月 2日封面報道《軟件開始定義處理器》）。應該說，2015年英特爾收購Altera公司，是處理器性能提高新曲線的契機。而處理器核數(shù)的變化，應該保持現(xiàn)有的趨勢。

節(jié)能成為亮點

節(jié)能無疑是今年處理器領域亮點。史蒂芬?科希策認為，韓國科學研究院（KAIST）展示了可用于不同領域的深度學習處理器系列，比如說為頭戴設備/增強現(xiàn)實（AR/HMD）用戶的自然界面和用戶體驗（UI/UX）、汽車駕駛的助手、微型機器人的自主導航等。在這類處理器中，低功耗是不可或缺的。如低功耗的自然界面和用戶體驗處理器，采用65nm CMOS工藝，它比市場上最新的頭戴設備處理器節(jié)能效率高出56.5%，而且比市場上最好的模式識別處理器的識別率高出約2%。