公務(wù)員期刊網(wǎng) 論文中心 正文

數(shù)字集成電路設(shè)計(jì)原理與使用

前言:想要寫(xiě)出一篇引人入勝的文章?我們特意為您整理了數(shù)字集成電路設(shè)計(jì)原理與使用范文,希望能給你帶來(lái)靈感和參考,敬請(qǐng)閱讀。

數(shù)字集成電路設(shè)計(jì)原理與使用

摘要:隨著時(shí)代的發(fā)展,科技的進(jìn)步,微電子技術(shù)對(duì)于各行各業(yè)的發(fā)展起到了極大的推進(jìn)作用。數(shù)字集成電路作為微電子技術(shù)的重要組成部分,能夠有效的推動(dòng)信息產(chǎn)業(yè)化的快速發(fā)展。為此要針對(duì)數(shù)字集成電路相關(guān)設(shè)計(jì)與應(yīng)用進(jìn)行分析,提高數(shù)字集成電路的應(yīng)用水平。

關(guān)鍵詞:數(shù)字集成;電路設(shè)計(jì);原理;應(yīng)用分析

從目前來(lái)看,我國(guó)對(duì)于數(shù)字集成電路的理論研究還不夠深入,很多關(guān)鍵部分依然不夠清晰。所以為了能夠更好的促進(jìn)數(shù)字集成電路的應(yīng)用,正確分析數(shù)字集成電路存在的種種異常,促進(jìn)數(shù)字電子技術(shù)的推廣,必須要針對(duì)數(shù)字集成電路的不同設(shè)計(jì)方法所采用的核心工藝進(jìn)行分析。通過(guò)理論研究的方式對(duì)數(shù)字集成電路的認(rèn)識(shí)提供必要的參考。

1數(shù)字集成電路的理論概述

自從數(shù)誕生之后,對(duì)于數(shù)的表達(dá)也有多種多樣。包括二進(jìn)制、八進(jìn)制,十進(jìn)制和十六進(jìn)制等。通常情況下,在電腦中對(duì)于數(shù)字的處理采用二進(jìn)制,所以很多的信息都必須要通過(guò)數(shù)字轉(zhuǎn)換變?yōu)?和0的組合。在數(shù)字集成電路研究的過(guò)程中,對(duì)于0和1的認(rèn)識(shí)應(yīng)該與傳統(tǒng)的數(shù)字進(jìn)行區(qū)別。數(shù)字集成電路中的0和1只表示傳輸?shù)拈_(kāi)關(guān)狀態(tài)。通過(guò)0和1的變化能夠?qū)⑤斎攵说男畔⒎峙浣o輸出端,將輸入端的信息進(jìn)行加工與處理,而這個(gè)過(guò)程就是邏輯運(yùn)算處理的過(guò)程,所以數(shù)字集成電路又被稱(chēng)之為邏輯集成電路。在數(shù)字集成電路中,晶體的工作狀態(tài)始終表現(xiàn)為飽和狀態(tài),或者截止?fàn)顟B(tài),也就是1和0。數(shù)字集成電路包括門(mén)電路、觸發(fā)電路以及半導(dǎo)體記憶電路。門(mén)電路可以不包含時(shí)間順序而觸發(fā)電路,能夠存儲(chǔ)任意的時(shí)間和信息,形成一定的電路順序。半導(dǎo)體記憶電路則通過(guò)存儲(chǔ)二進(jìn)制數(shù)據(jù)來(lái)記住電子電腦運(yùn)算過(guò)程中所需要的信息指令以及結(jié)果,并且還能夠快速的提供資料和數(shù)據(jù)。只有加強(qiáng)對(duì)于數(shù)字集成電路的理論分析,才能夠幫助我們更好的把握不同電路的運(yùn)行原理。

2數(shù)字集成電路的設(shè)計(jì)

2.1MOS場(chǎng)效應(yīng)電晶體的設(shè)計(jì)

在設(shè)計(jì)MOS場(chǎng)效應(yīng)電晶體的過(guò)程中,通常會(huì)采用N溝MOS管。主要是通過(guò)距離相近、濃度較高的N+P作為引線(xiàn)共同構(gòu)成源極S以及漏極D。在源極S以及漏極D中,矽片表面有一層SiO2,這層SiO2上覆蓋的金屬鋁就是柵極G。通常情況下,柵極G數(shù)據(jù)MOS二級(jí)體。NMOS能夠有很多個(gè)品種,所以利用多晶矽柵代替鋁柵可以有效的實(shí)現(xiàn)近乎垂直的摻雜,保證橫向滲透的效應(yīng)減到最小。降低了源極與柵中的電容量,提高電路的運(yùn)行速度。

2.2CMOS集成電路互場(chǎng)效應(yīng)的設(shè)計(jì)

在利用CMOS集成電路的過(guò)程中,通常采用互補(bǔ)場(chǎng)效應(yīng)電晶體的設(shè)計(jì)方案。COM就是在矽片上使用P溝與N溝的兩種MOS電路,并且不區(qū)分邏輯狀態(tài)。只要在VDD以及地之間有兩個(gè)串聯(lián)的管子,就能夠具有反相器的作用,并且始終處于非導(dǎo)通的狀態(tài)。這樣一來(lái)就會(huì)導(dǎo)致電路中的漏電流降低,只有在開(kāi)關(guān)的過(guò)程中兩個(gè)管子都能夠處于非導(dǎo)通狀態(tài)時(shí)才能夠明顯感受到反相器中有電流經(jīng)過(guò)。COMS電路具有功耗低、瓦數(shù)毫微量級(jí)、占地面積小、功耗較小,非常適用于大規(guī)模集成電路中的應(yīng)用。

2.3二級(jí)體的設(shè)計(jì)

二級(jí)體通常是由三極管eb以及cb共同構(gòu)成。eb具有正向壓降低,并且不會(huì)發(fā)生寄生效應(yīng)。而cb必須利用高擊穿電壓才能夠使用,所以不具有獨(dú)立性。通過(guò)在晶體管制之后在布線(xiàn)的過(guò)程中按照電路功能的要求來(lái)布置二級(jí)電極,可以為P、N的引線(xiàn)進(jìn)行預(yù)留。

2.4電阻設(shè)計(jì)

在集成電路之中,通過(guò)電阻能夠向外延展,實(shí)現(xiàn)電晶體基區(qū)層的設(shè)計(jì)。并且電阻的值與雜質(zhì)濃度?;鶇^(qū)寬度和長(zhǎng)度都有密切的聯(lián)系。在需要電容阻值增大時(shí),可以采用溝道電阻,在需要小電容阻值時(shí),必須采用發(fā)射區(qū)的電阻。

2.5電容設(shè)計(jì)

在集成電路中有兩種電容器,一種是P-N結(jié)電容器,通過(guò)利用三極管eb結(jié)來(lái)獲得電容量,并且電容量的大小與所加的偏壓具有正相關(guān)。另一種MOS電容的值則是固定的。

3數(shù)字集成電路的核心應(yīng)用

3.1薄圓晶片的制備

通過(guò)在半導(dǎo)體中,利用切片機(jī)、磨片機(jī)以及拋光機(jī)等設(shè)備,可以加工出比較完美的晶片。

3.2外延工藝技術(shù)

在電晶體基電結(jié)擊穿的過(guò)程中,必須要求電阻率較高的材料。為了能夠提高電晶體的工作效率又必須采用低電阻率的材料,所以必須在底部的材料添加外延生長(zhǎng)的電阻層。

3.3隔離工藝技術(shù)

通過(guò)數(shù)字集成電路中的各個(gè)組件作為同一半導(dǎo)體襯底片來(lái)改變組件電位的技術(shù)。通過(guò)有源元件的電晶體相互隔離來(lái)實(shí)現(xiàn)彼此隔離的技術(shù)。通過(guò)隔離工藝技術(shù)能夠有效促進(jìn)數(shù)字集成電路的發(fā)展?,F(xiàn)階段隔離工藝技術(shù)包括了SiO2的生長(zhǎng)隔離以及P-N結(jié)隔離的方式,通過(guò)外延結(jié)構(gòu)的P-N結(jié)隔離利用P型襯底表面的n型外延層可以有效的進(jìn)行氧化、光刻以及擴(kuò)散等。通過(guò)將硼雜質(zhì)擴(kuò)散的特定部分,可以直穿外延層的方式以及P型襯底的連接,可以將各個(gè)電壓形成相互獨(dú)立的小島,然后利用小島分別制造電晶體以及其他元件。

3.4氧化工藝

利用氧化工藝提高半導(dǎo)體的器件表面通過(guò)采取有效的措施進(jìn)行保護(hù),利用SiO2能夠有效的保障鈍化層,因?yàn)镾iO2非常易于腐蝕,并且在擴(kuò)散之后可以在同爐內(nèi)進(jìn)行氧化。而且還可以作為摻雜的介質(zhì)。通過(guò)SiO2可以作為導(dǎo)電層的絕緣層,而且這種薄膜也不需要自身的預(yù)定功能,更需要將后續(xù)的工藝相相容,提高整個(gè)薄膜的化學(xué)處理性能,保證結(jié)構(gòu)的穩(wěn)定。

4結(jié)論

數(shù)字集成電路是未來(lái)信息化時(shí)展的必然途徑,在進(jìn)行實(shí)驗(yàn)設(shè)計(jì)的過(guò)程中也必須加強(qiáng)對(duì)于數(shù)字集成電路的研究與總結(jié),通過(guò)數(shù)字集成電路相關(guān)技術(shù)的應(yīng)用與分析,可以有效的促進(jìn)我國(guó)科技的快速發(fā)展,增強(qiáng)科技創(chuàng)新實(shí)力。

參考文獻(xiàn)

[1]張建文.基于ARM的數(shù)字集成電路測(cè)試系統(tǒng)的研究[J].中國(guó)新技術(shù)新產(chǎn)品,2018(09):21-22.

[2]張帆.一種低功耗數(shù)字集成電路自檢電路設(shè)計(jì)方法[J].科技經(jīng)濟(jì)導(dǎo)刊,2017(16):76+72.

[3]嚴(yán)梓揚(yáng),蘇成悅,張宏鑫.Vhdl在數(shù)字集成電路設(shè)計(jì)中的應(yīng)用分析[J].自動(dòng)化與儀器儀表,2017(05):131-133.

作者:黃振忠 單位:貴州華芯通半導(dǎo)體技術(shù)有限公司