集成電路版圖設(shè)計(jì)精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路版圖設(shè)計(jì)主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞：JFET；運(yùn)算放大器；版圖設(shè)計(jì)；可靠性

0 引言

該JFET輸入運(yùn)算放大器主要用在高速積分器、快速D/A轉(zhuǎn)換器、采樣-保持等電路中，其關(guān)鍵技術(shù)指標(biāo)是高精度、高速和高可靠。作為集成電路設(shè)計(jì)流程中最重要的一個(gè)環(huán)節(jié)，芯片版圖的設(shè)計(jì)將是提高電路精度、成品率和可靠性的關(guān)鍵因素。

1 芯片功能及原理圖

本文設(shè)計(jì)的JFET輸入雙運(yùn)算放大器輸入偏置電流最大200pA，失調(diào)電流最大50pA，失調(diào)電壓最大2mV，共模抑制比最小85dB，電源抑制比最小85dB，電壓增益最小90dB，轉(zhuǎn)換速率最小10V/μs，增益帶寬積最小4.5MHz。電路由失調(diào)調(diào)零電路、輸入ESD保護(hù)電路、偏置電路、差分輸入電路、電壓放大電路、輸出擴(kuò)流電路、保護(hù)電路組成。電路原理圖如圖1所示。

2 芯片版圖設(shè)計(jì)

2.1 芯片版圖的平面設(shè)計(jì)

本文設(shè)計(jì)的JFET輸入雙運(yùn)算放大器最大的熱源就是輸出擴(kuò)流電路，為了保證電路精度，降低溫度對(duì)輸入部分的影響，應(yīng)該將差分輸入電路遠(yuǎn)離輸出擴(kuò)流電路；保護(hù)電路需要測(cè)量輸出管的電流和結(jié)溫（主要是電流），因此需把它放在貼近輸出擴(kuò)流電路的位置；電路失調(diào)調(diào)零電路考慮到電路中測(cè)應(yīng)放在芯片邊緣；偏置電路采用正溫度系數(shù)的擴(kuò)散電阻和負(fù)溫度系數(shù)的齊納二極管串聯(lián)，基本消除了溫度的影響，可以放在輸出擴(kuò)流電路邊上，同時(shí)降低了溫度對(duì)差分輸入電路的影響。

考慮到電路的高可靠性能，在電路的輸入、輸出、電源端均加上ESD保護(hù)電路，提高電路抗靜電等級(jí)。

綜上所述，結(jié)合具體布線情況，得出了芯片版圖的整體布局，如圖2所示。

2.2 主要模塊及元器件版圖設(shè)計(jì)

本設(shè)計(jì)采用4μm雙極對(duì)通隔離兼容JFET工藝，單層金屬布線，共15次光刻版，全部采用負(fù)膠接觸光刻。最小特征尺寸為4μm，外延層厚度12μm，電阻率3Ω?cm，基區(qū)結(jié)深2.5～3.0μm。

2.2.1 標(biāo)準(zhǔn)元器件版圖設(shè)計(jì)

本設(shè)計(jì)中用到的標(biāo)準(zhǔn)元件主要有P溝道JFET、外延型JFET，小功率npn晶體管、橫向pnp管、電阻、電容。P溝道JFET溝道長度設(shè)計(jì)為10μm。外延型JFET溝道寬度設(shè)計(jì)為32μm。小功率npn晶體管發(fā)射區(qū)下限尺寸主要受光刻精度的限制，小于4mA的npn晶體管發(fā)射區(qū)為φ22μm圓形，發(fā)射極電流按0.1mA/μm計(jì)算【1】；4～25mA的npn晶體管發(fā)射區(qū)設(shè)計(jì)為200μm×18μm的矩形?？v向pnp晶體管發(fā)射區(qū)設(shè)計(jì)為350μm×30μm的矩形，同時(shí)在發(fā)射區(qū)做重?fù)诫s，提高縱向pnp管的大電流增益。橫向pnp管基區(qū)寬度設(shè)計(jì)為14μm。

另外，設(shè)計(jì)時(shí)還采用了發(fā)射極鋁層大面積覆蓋（過EB結(jié)勢(shì)壘區(qū)），以減少表面復(fù)合，提高npn管和橫向pnp管的小電流放大倍數(shù)【1】。

本設(shè)計(jì)中采用的電阻主要有基區(qū)電阻和高硼注入電阻。對(duì)于精度要求高、匹配性好的電阻采用基區(qū)電阻，如差分輸入端要求精確匹配的電阻。為了保證電阻的精度和好的匹配性，設(shè)計(jì)時(shí)盡量避免彎頭的出現(xiàn)。其余要求不高且阻值較大的電阻采用高B注入電阻，為了形成可靠的歐姆接觸，在接觸孔下的擴(kuò)散區(qū)做了重?fù)诫s。

電容器的設(shè)計(jì)采用MIS電容器，考慮電路對(duì)轉(zhuǎn)換速率的要求，電容面積按2pF/10000μm2計(jì)算。

2.2.2 差分輸入電路的版圖設(shè)計(jì)

差分輸入電路的精度是影響JFET輸入運(yùn)算放大器的最主要因素。因此，在版圖設(shè)計(jì)時(shí)除了合適的布局外，還要充分考慮到該部分電路所用元器件的匹配性，設(shè)計(jì)時(shí)主要采用以下匹配原則：（1）JFET采用統(tǒng)一的幾何形狀，放置在最相鄰的位置，采用共質(zhì)心拓?fù)浣Y(jié)構(gòu)交叉耦合的版圖設(shè)計(jì)【2】；（2）JFET所屬隔離島實(shí)行N+重?fù)诫s，保證隔離島等電位，減小JFET表面漏電；（3）npn晶體管發(fā)射區(qū)采用φ22μm圓形結(jié)構(gòu)，放置在JFET邊上，采用交叉耦合的版圖設(shè)計(jì)，減小輸入級(jí)有源負(fù)載失配對(duì)失調(diào)的影響；（4）匹配好的JFET遠(yuǎn)離芯片熱源，放置在芯片的對(duì)稱軸上；（5）所用電阻均為基區(qū)電阻，條寬為20μm。采用上述原則設(shè)計(jì)出如下結(jié)構(gòu)：

經(jīng)布局規(guī)劃，模塊實(shí)現(xiàn)和版圖優(yōu)化，得到芯片的整體版圖（圖4），芯片版圖尺寸為：3380μm×1860μm。

3 流片結(jié)果及分析

芯片版圖經(jīng)總體布局、布線設(shè)計(jì)完成后，對(duì)版圖進(jìn)行了DRC和LVS檢查，并在流片廠雙極對(duì)通隔離兼容JFET工藝線成功流片，芯片圖形如圖5所示。

表1是該運(yùn)算放大器樣品的上機(jī)測(cè)試參數(shù)與國外同型號(hào)產(chǎn)品對(duì)比結(jié)果。從表1可以看出，該運(yùn)算放大器達(dá)到了國外同型號(hào)產(chǎn)品的參數(shù)要求（實(shí)測(cè)時(shí)TI公司同類產(chǎn)品IB為100pA左右，Linear Technology公司同類產(chǎn)品IB為150pA左右），可以替代進(jìn)口的同型產(chǎn)品。

4 結(jié)語

為了實(shí)現(xiàn)高精度、高速、高可靠運(yùn)算放大器，本文設(shè)計(jì)出了一種輸入級(jí)完全對(duì)稱的版圖結(jié)構(gòu)。芯片版圖經(jīng)總體布局、布線設(shè)計(jì)完成，并在流片廠成功流片。結(jié)果表明，該芯片的性能指標(biāo)優(yōu)于國內(nèi)同型產(chǎn)品，版圖設(shè)計(jì)很好地實(shí)現(xiàn)了電路功能，初測(cè)芯片的成品率達(dá)90%。

參考文獻(xiàn)：

第2篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類號(hào)：TP3 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計(jì)的意義

當(dāng)前以信息技術(shù)為代表的高新技術(shù)突飛猛進(jìn)。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國力競(jìng)爭日趨激烈，集成電路（IC，Integrated circuit）作為當(dāng)今信息時(shí)代的核心技術(shù)產(chǎn)品，其在國民經(jīng)濟(jì)建設(shè)、國防建設(shè)以及人類日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀(jì)50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個(gè)元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個(gè)元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個(gè)元件；70年代末進(jìn)一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個(gè)元件；80年代更進(jìn)一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個(gè)數(shù)量級(jí)，達(dá)到106個(gè)元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號(hào)的處理：自然界的產(chǎn)生的信號(hào)，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂隊(duì)聲音時(shí)輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機(jī)中的光電池的電流低達(dá)每毫秒幾個(gè)電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動(dòng)時(shí)的幾微伏到強(qiáng)烈地震時(shí)的幾百毫伏。由于所有這些信號(hào)都必須在數(shù)字領(lǐng)域進(jìn)行多方面的處理，所以我們看到，每個(gè)這樣的系統(tǒng)都要包含一個(gè)模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進(jìn)制數(shù)據(jù)往往要傳輸很長的距離。一個(gè)高速的二進(jìn)制數(shù)據(jù)流在通過一個(gè)很長的電纜后，信號(hào)會(huì)衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號(hào)，而不是二進(jìn)制信號(hào)?，F(xiàn)代通信系統(tǒng)中廣泛采用多電平信號(hào)，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為多電平信號(hào)，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅(qū)動(dòng)電子學(xué)計(jì)算機(jī)硬盤中的數(shù)據(jù)采用磁性原理以二進(jìn)制形式存儲(chǔ)。然而，當(dāng)數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號(hào)時(shí)，為了進(jìn)一步的處理，信號(hào)需要被放大、濾波和數(shù)字化。

（4）無線接收器：射頻接收器的天線接收到的信號(hào)，其幅度只有幾微伏，而中心頻率達(dá)到幾GHz。此外，信號(hào)伴隨很大的干擾，因此接收器在放大低電平信號(hào)時(shí)必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對(duì)模擬設(shè)計(jì)有很大的挑戰(zhàn)性。

（5）傳感器：機(jī)械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機(jī)裝有一個(gè)光敏二極管陣列，以將像點(diǎn)轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個(gè)與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲(chǔ)器：大量模擬電路設(shè)計(jì)專家參與了現(xiàn)代的微處理器和存儲(chǔ)器的設(shè)計(jì)。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時(shí)鐘的分布和時(shí)序的問題要求將高速信號(hào)作為模擬波形處理。而且芯片上信號(hào)間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對(duì)模擬電路設(shè)計(jì)有一個(gè)完整的理解。半導(dǎo)體存儲(chǔ)器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說高速數(shù)字電路設(shè)計(jì)實(shí)際上是模擬電路的

設(shè)計(jì)。

2 模擬集成電路設(shè)計(jì)流程概念

在集成電路工藝發(fā)展和市場(chǎng)需求的推動(dòng)下，系統(tǒng)芯片SOC和IP技術(shù)越來越成為IC業(yè)界廣泛關(guān)注的焦點(diǎn)。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計(jì)工作越來越復(fù)雜，因而急需在設(shè)計(jì)方法和設(shè)計(jì)工具這兩方面有一個(gè)大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計(jì)革命。各種計(jì)算機(jī)輔助工具及設(shè)計(jì)方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時(shí)間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計(jì)向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計(jì)復(fù)雜度越來越高的問題。數(shù)字集成電路的發(fā)展證明了這一點(diǎn)：它很快的從基于單元的設(shè)計(jì)發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計(jì)。

另一方面，工藝尺寸的縮短使得設(shè)計(jì)向相反的方向發(fā)展：由于物理效應(yīng)對(duì)電路的影響越來越大，這就要求在設(shè)計(jì)中考慮更低層次的細(xì)節(jié)問題。器件數(shù)目的增多、信號(hào)完整性、電子遷移和功耗分析等問題的出現(xiàn)使得設(shè)計(jì)日益復(fù)雜。

3 模擬集成電路設(shè)計(jì)流程

3.1 模擬集成電路設(shè)計(jì)系統(tǒng)環(huán)境

集成電路的設(shè)計(jì)由于必須通過計(jì)算機(jī)輔助完成整個(gè)過程，所以對(duì)軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計(jì)EDA工具種類及其舉例

設(shè)計(jì)資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗(yàn)證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運(yùn)行和數(shù)據(jù)的保存需要穩(wěn)定的計(jì)算機(jī)環(huán)境，所以集成電路的設(shè)計(jì)通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)?，F(xiàn)在的集成電路設(shè)計(jì)都是團(tuán)隊(duì)協(xié)作完成的，甚至工程師們?cè)诓煌牡攸c(diǎn)進(jìn)行遠(yuǎn)程協(xié)作設(shè)計(jì)。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫的有效管理將是集成電路設(shè)計(jì)得以完成的重要保障。

3.2 模擬集成電路設(shè)計(jì)流程概述

根據(jù)處理信號(hào)類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)?；旌霞呻娐?，它們的設(shè)計(jì)方法和設(shè)計(jì)流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計(jì)方法和流程。模擬集成電路設(shè)計(jì)是一種創(chuàng)造性的過程，它通過電路來實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，與電路分析剛好相反。電路的分析是一個(gè)由電路作為起點(diǎn)去發(fā)現(xiàn)其特性的過程。電路的綜合或者設(shè)計(jì)則是從一套期望的性能參數(shù)開始去尋找一個(gè)令人滿意的電路，對(duì)于一個(gè)設(shè)計(jì)問題，解決方案可能不是唯一的，這樣就給予了設(shè)計(jì)者去創(chuàng)造的機(jī)會(huì)。

模擬集成電路設(shè)計(jì)包括若干個(gè)階段，設(shè)計(jì)模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計(jì)；（3）電路模擬；（4）版圖實(shí)現(xiàn)；（5）物理驗(yàn)證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測(cè)試。

除了制造階段外，設(shè)計(jì)師應(yīng)對(duì)其余各階段負(fù)責(zé)。設(shè)計(jì)流程從一個(gè)設(shè)計(jì)構(gòu)思開始，明確設(shè)計(jì)要求和進(jìn)行綜合設(shè)計(jì)。為了確認(rèn)設(shè)計(jì)的正確性，設(shè)計(jì)師要應(yīng)用模擬方法評(píng)估電路的性能。

這時(shí)可能要根據(jù)模擬結(jié)果對(duì)電路作進(jìn)一步改進(jìn)，反復(fù)進(jìn)行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計(jì)要求就進(jìn)行另一個(gè)主要設(shè)計(jì)工作―電路的幾何描述（版圖設(shè)計(jì)）。版圖完成并經(jīng)過物理驗(yàn)證后需要將布局、布線形成的寄生效應(yīng)考慮進(jìn)去再次進(jìn)行計(jì)算機(jī)模擬。如果模擬結(jié)果也滿足設(shè)計(jì)要求就可以進(jìn)行制造了。

3.3 模擬集成電路設(shè)計(jì)流程分述

（1）系統(tǒng)規(guī)格定義

這個(gè)階段系統(tǒng)工程師把整個(gè)系統(tǒng)和其子系統(tǒng)看成是一個(gè)個(gè)只有輸入輸出關(guān)系的/黑盒子，不僅要對(duì)其中每一個(gè)進(jìn)行功能定義，而且還要提出時(shí)序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來決定元件的組合，例如，電流鏡類型還是補(bǔ)償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點(diǎn)和晶體管大??；依環(huán)境估計(jì)負(fù)載形態(tài)和負(fù)載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設(shè)計(jì)自動(dòng)化的工具，此環(huán)節(jié)基本上通過手工計(jì)算來完成的。

（3）電路模擬

設(shè)計(jì)工程師必須確認(rèn)設(shè)計(jì)是正確的，為此要基于晶體管模型，借助EDA工具進(jìn)行電路性能的評(píng)估，分析。在這個(gè)階段要依據(jù)電路仿真結(jié)果來修改晶體管參數(shù)；依制程參數(shù)的變異來確定電路工作的區(qū)間和限制；驗(yàn)證環(huán)境因素的變化對(duì)電路性能的影響；最后還要通過仿真結(jié)果指導(dǎo)下一步的版圖實(shí)現(xiàn)，例如，版圖對(duì)稱性要求，電源線的寬度。

（4）版圖實(shí)現(xiàn)

電路的設(shè)計(jì)及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進(jìn)行制作。設(shè)計(jì)工程師需提供集成電路的物理幾何描述稱為版圖。這個(gè)環(huán)節(jié)就是要把設(shè)計(jì)的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進(jìn)行手工的版圖設(shè)計(jì)。在設(shè)計(jì)過程中需要考慮設(shè)計(jì)規(guī)則、匹配性、噪聲、串?dāng)_、寄生效應(yīng)、防門鎖等對(duì)電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級(jí)的全定制輔助設(shè)計(jì)方法，仍然無法保證手工設(shè)計(jì)對(duì)版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗(yàn)證

版圖的設(shè)計(jì)是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯(cuò)誤？物理驗(yàn)證階段將通過設(shè)計(jì)規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對(duì)（VLS，Layout Versus schematic）解決上述的兩類驗(yàn)證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實(shí)現(xiàn)性。它以給定的設(shè)計(jì)規(guī)則為標(biāo)準(zhǔn)，對(duì)最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進(jìn)行檢查。版圖網(wǎng)表與電路原理圖的比對(duì)用來保證版圖的設(shè)計(jì)與其電路設(shè)計(jì)的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。

參考文獻(xiàn)

第3篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞：ASIC；設(shè)計(jì)流程；數(shù)字集成電路

中圖分類號(hào)：TN742 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-7712 (2012) 16-0028-02

進(jìn)入21世紀(jì)以后，通信技術(shù)的發(fā)展與人民生活需求的不斷增長，導(dǎo)致集成電路的需求出現(xiàn)井噴式的增長。集成電路分為專用集成電路和通用集成電路。相比通用集成電路，專用集成電路面向特定用戶，品種多，批量少，需求設(shè)計(jì)和生產(chǎn)周期短，同時(shí)功耗更低，重量更輕，體積更小，性能更好，成本更低等優(yōu)點(diǎn)。因此涌現(xiàn)出來一大批數(shù)字集成電路（簡稱ASIC）設(shè)計(jì)公司。其中，北京的微電子集成產(chǎn)業(yè)園和上海的張江微電子園集中了國內(nèi)很多的芯片設(shè)計(jì)（簡稱IC設(shè)計(jì)）公司和國外頂尖IC設(shè)計(jì)公司駐中國研發(fā)部。而專用集成電路是現(xiàn)在集成電路設(shè)計(jì)的研究熱點(diǎn)。包含有數(shù)字集成電路（簡稱ASIC）設(shè)計(jì)、模擬ASIC設(shè)計(jì)、數(shù)?；旌螦SIC設(shè)計(jì)、射頻ASIC設(shè)計(jì)等類型。本論文研究集成電路中最為廣泛的數(shù)字ASIC設(shè)計(jì)。ASIC設(shè)計(jì)過程總共分為5個(gè)階段，分別為：項(xiàng)目策劃、總體設(shè)計(jì)、詳細(xì)設(shè)計(jì)與可測(cè)性設(shè)計(jì)、時(shí)序驗(yàn)證與版圖設(shè)計(jì)、流片與整理。這5個(gè)階段以文檔的遞交作為完成階段性完成任務(wù)的分界點(diǎn)。本論文也將以此5個(gè)階段為主線進(jìn)行研究和討論。

一、項(xiàng)目策劃

在集成電路設(shè)計(jì)的第一個(gè)階段是項(xiàng)目策劃。這就需要開發(fā)團(tuán)隊(duì)在正式進(jìn)入是實(shí)質(zhì)性研發(fā)階段之前，需要對(duì)該產(chǎn)品潛在的市場(chǎng)需求進(jìn)行調(diào)研。根據(jù)調(diào)研的結(jié)果，做出可行性報(bào)告。將此可行性報(bào)告提交市場(chǎng)和研發(fā)部門進(jìn)行論證，討論該產(chǎn)品研發(fā)的正確性與否。如果可行，則寫項(xiàng)目任務(wù)書，用以給出明確的產(chǎn)品性能的大致說明，項(xiàng)目進(jìn)度、研發(fā)周期管理等的。

二、總體設(shè)計(jì)

第二階段是總體設(shè)計(jì)?？傮w設(shè)計(jì)階段的主要任務(wù)是：認(rèn)真分析市場(chǎng)的需求，確定設(shè)計(jì)對(duì)象以及設(shè)計(jì)目標(biāo)。在原先第一階段給出的項(xiàng)目任務(wù)書的基礎(chǔ)上，進(jìn)一步充實(shí)芯片的功能確定，內(nèi)外部性能的要求，芯片驗(yàn)收的參數(shù)指標(biāo)。同時(shí)要積極組織各方面的人員論證各種實(shí)現(xiàn)可行的系統(tǒng)實(shí)現(xiàn)方案，選擇最佳的實(shí)現(xiàn)方案，敲定最終的系統(tǒng)實(shí)現(xiàn)方案，以及加工工程，工藝水平。在系統(tǒng)實(shí)現(xiàn)方案完成之后，需要是使用仿真軟件進(jìn)行系統(tǒng)設(shè)計(jì)，并進(jìn)行仿真，進(jìn)行可行性驗(yàn)證。通過仿真結(jié)果，來初步估計(jì)產(chǎn)品的最終性能。這一階段所做的工作，最終以系統(tǒng)規(guī)范化說明書為任務(wù)完成的標(biāo)準(zhǔn)。在系統(tǒng)規(guī)范化說明書中，主要包含有晶片面積的估計(jì)；．產(chǎn)品研發(fā)預(yù)算估計(jì)；初始的產(chǎn)品系統(tǒng)結(jié)構(gòu)設(shè)計(jì)；風(fēng)險(xiǎn)分析；設(shè)立產(chǎn)品的目標(biāo)、可行性和里程碑；設(shè)計(jì)路線和開發(fā)工具的選定。其中需要指出的是進(jìn)行系統(tǒng)設(shè)計(jì)以及系統(tǒng)仿真的可行性分析。可行性分析是第二階段最重要的一個(gè)環(huán)節(jié)，它是對(duì)該項(xiàng)目的利潤模型、開發(fā)周期和風(fēng)險(xiǎn)性的分析。一方面，該ASIC開發(fā)項(xiàng)目的最終產(chǎn)品是替代目前的一個(gè)成功產(chǎn)品，則成本降低與功能增強(qiáng)是項(xiàng)目最突出的任務(wù)。另一方面，該ASIC開發(fā)項(xiàng)目旨在開辟新的市場(chǎng)或者替代目前尚未成功的產(chǎn)品，研發(fā)時(shí)間將是項(xiàng)目中首先關(guān)心的文圖。由于項(xiàng)目的研發(fā)策略會(huì)對(duì)整個(gè)項(xiàng)目的結(jié)構(gòu)設(shè)計(jì)、開發(fā)等產(chǎn)生巨大的影響，項(xiàng)目規(guī)劃者需要根據(jù)項(xiàng)目的具體情況在正式研發(fā)階段開始之前對(duì)項(xiàng)目的這些驅(qū)動(dòng)因素進(jìn)行歸納分析，以制定項(xiàng)目的研發(fā)策略。

三、詳細(xì)設(shè)計(jì)與可測(cè)性設(shè)計(jì)

數(shù)字研發(fā)流程走到此，如果前面的任務(wù)全部走完，那么研發(fā)將進(jìn)入實(shí)質(zhì)性的開發(fā)階段。這一個(gè)過程又拆分為如下的模塊：

（一）頂層模塊劃分

頂層設(shè)計(jì)是一個(gè)富有創(chuàng)造性的階段，在這個(gè)階段，要定義產(chǎn)品的頂層架構(gòu)。許多經(jīng)典的工程折中問題都需要在這個(gè)階段做出決定。產(chǎn)品的開銷、設(shè)計(jì)的開銷、產(chǎn)品上市時(shí)間、資源需求和風(fēng)險(xiǎn)之間的對(duì)比也是頂層結(jié)構(gòu)設(shè)計(jì)過程中的一部分。這個(gè)階段中的創(chuàng)造性思維對(duì)于產(chǎn)品的成功有著極大的影響。創(chuàng)造性可以體現(xiàn)在產(chǎn)品的創(chuàng)意、頂層架構(gòu)設(shè)計(jì)創(chuàng)意和設(shè)計(jì)流程的創(chuàng)意等方面。這個(gè)階段的工作主要由少數(shù)具有結(jié)構(gòu)設(shè)計(jì)和系統(tǒng)設(shè)計(jì)才能的高級(jí)工程師參與。這一階段的具體任務(wù)是：討論幾個(gè)頂層結(jié)構(gòu)備選項(xiàng)；分析這幾個(gè)頂層結(jié)構(gòu)選項(xiàng)——需要考慮技術(shù)靈活性、資源需求及開發(fā)周期等；完成頂層結(jié)構(gòu)設(shè)計(jì)說明；確定關(guān)鍵的模塊(如果需要，這些模塊可以盡早開始)；確定需要使用的第三方IP模塊；選擇開發(fā)組成員；確定新的工具；確定開發(fā)路線/流程；討論風(fēng)險(xiǎn)；預(yù)估硅片面積、輸入輸出引腳、開銷和功耗等。這個(gè)階段需要遞交的文檔則是這個(gè)階段需要遞交的文檔：結(jié)構(gòu)設(shè)計(jì)文檔與ASIC開發(fā)計(jì)劃文檔。在結(jié)構(gòu)設(shè)計(jì)文檔中，設(shè)計(jì)者需要清楚地描述電路板、軟件和ASIC的劃分。通常ASIC作為系統(tǒng)中的一個(gè)重要部分，它的功能需要在頂層結(jié)構(gòu)設(shè)計(jì)說明中詳細(xì)的描述。ASIC開發(fā)計(jì)劃：這個(gè)計(jì)劃必須經(jīng)過項(xiàng)目管理人員的驗(yàn)收通過。同時(shí)，還需要完成設(shè)計(jì)線路描述文檔。這個(gè)文檔要再次定義項(xiàng)目開發(fā)中所需要的工具、技術(shù)和方法。

（二）模塊級(jí)詳細(xì)設(shè)計(jì)

模塊級(jí)詳細(xì)設(shè)計(jì)，顧名思義，則是將頂層結(jié)構(gòu)合理地劃分成一些更小的模塊。各個(gè)小設(shè)計(jì)模塊間需認(rèn)真細(xì)致的合理劃分。劃分著需要確定功能功能，模塊與模塊之間的聯(lián)系等等。為了明了給對(duì)方展示劃分結(jié)果，ASIC的層次化結(jié)構(gòu)一般以圖示方式表示。

本階段的任務(wù)分別為：將頂層架構(gòu)分解成更小的模塊；定義模塊的功能和接口；回顧上一階段完成的初始項(xiàng)目開發(fā)計(jì)劃和頂層結(jié)構(gòu)設(shè)計(jì)文檔；風(fēng)險(xiǎn)進(jìn)一步分析；開發(fā)規(guī)范(代碼編寫風(fēng)格，開發(fā)環(huán)境的目錄結(jié)構(gòu)）；檢查芯片設(shè)計(jì)規(guī)則(晶片溫度，封裝，引腳，供電等)；還需要做的工作是重新估計(jì)芯片的門數(shù)。本階段輸出的則是各個(gè)模塊的設(shè)計(jì)文檔，以及準(zhǔn)確的項(xiàng)目研發(fā)計(jì)劃。同時(shí)，從該階段開始，需要設(shè)計(jì)人員將ASIC的生產(chǎn)商必須確定下來。項(xiàng)目管理者必須與ASIC生產(chǎn)商建立例會(huì)制度，在這些例會(huì)中需要討論ASIC的結(jié)構(gòu)和設(shè)計(jì)路線。因?yàn)锳SIC生產(chǎn)商有他們的一套生產(chǎn)流程和他們自己的技術(shù)特點(diǎn)，設(shè)計(jì)也需要遵循他們的設(shè)計(jì)規(guī)則。以免設(shè)計(jì)走不必要的彎路，耽誤設(shè)計(jì)進(jìn)度。

（三）模塊實(shí)現(xiàn)

模塊設(shè)計(jì)階段，則是以文檔引導(dǎo)設(shè)計(jì)。主要任務(wù)為：模塊及設(shè)計(jì)、編碼、測(cè)試和綜合；芯片級(jí)的測(cè)試環(huán)境設(shè)計(jì)、編碼和測(cè)試；給出一個(gè)更準(zhǔn)確的芯片面積估計(jì)。在這個(gè)階段，編碼的測(cè)試一般使用VCS或者是modelsim軟件。代碼綜合使用的綜合器包括Synopsys公司的DesignCompiler或者SynplifyPro，Candence公司的BuilderGates等。這個(gè)階段輸出所有的模塊設(shè)計(jì)、代碼和模塊織的測(cè)試；初始的模塊級(jí)綜合；最終決定的芯片引腳。

（四）系統(tǒng)仿真，綜合和版圖設(shè)計(jì)前門級(jí)仿真階段

該階段的主要任務(wù)是：撰寫系統(tǒng)測(cè)試文檔；編寫測(cè)試偽代碼；進(jìn)行RTL（硬件描述語言）級(jí)與門級(jí)仿真；記錄跟蹤問題的解決過程，如可能，使用錯(cuò)誤自動(dòng)報(bào)告系統(tǒng)進(jìn)行錯(cuò)誤的反饋和修改；檢查芯片設(shè)計(jì)是否滿足設(shè)計(jì)規(guī)范；開始撰寫芯片的使用指南；自行編寫綜合腳本，進(jìn)行設(shè)計(jì)綜合(這個(gè)時(shí)候就需要掌握TCL腳本的簡單寫法)；依據(jù)芯片特性，大致畫出芯片內(nèi)模塊擺放的方法成功地完成第這個(gè)階段輸出的條目如下：驗(yàn)收過的系統(tǒng)仿真；所有的RTL級(jí)仿真和門級(jí)仿真完成及測(cè)試報(bào)告；綜合后的網(wǎng)表。

四、時(shí)序驗(yàn)證和版圖設(shè)計(jì)

ASIC設(shè)計(jì)的第四部分是時(shí)序驗(yàn)證和版圖設(shè)計(jì)。這個(gè)階段是通過時(shí)序分析來指導(dǎo)版圖設(shè)計(jì)。主要的流程如圖1所示。

這個(gè)階段需要多次進(jìn)行預(yù)布局布線，從整個(gè)電路中提取出所有時(shí)序路徑并計(jì)算信號(hào)沿在路徑上的延遲傳播，進(jìn)而找出違背時(shí)序約束的錯(cuò)誤(主要是SetupTime和HoldTime)，這些信息添加進(jìn)入下一輪布局布線方案，盡最大可能的合理布局布線，通過一次次的仿真確定最終的版圖信息，并將最終版布局布線之后的版圖進(jìn)行后仿真。這些工作進(jìn)行完畢以后需要輸出物理設(shè)計(jì)與設(shè)計(jì)驗(yàn)證兩個(gè)文檔。物理設(shè)計(jì)(PhysicalDesign)是VLSI設(shè)計(jì)中最消耗時(shí)間的一步.他的工作是將電路設(shè)計(jì)中的每一個(gè)元器件（包括電阻、電容、晶體管、電感等）以及這些元器件之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信。而在版圖設(shè)

計(jì)完成以后，非常重要的一步工作是版圖驗(yàn)證。版圖驗(yàn)證主要包括有設(shè)計(jì)規(guī)則檢查(DRC)，版圖的電路提取(NE)，電學(xué)規(guī)則檢查(ERC)和寄生參數(shù)提取(PE)。對(duì)版圖進(jìn)行布局與布線不僅不要豐富的專業(yè)知識(shí)，同時(shí)更需要很多模擬電子以及布線的經(jīng)驗(yàn)。布局布線使用的工具一般為SocEncounter。SOCEncounter采用層次化設(shè)計(jì)功能將芯片分割成多個(gè)小塊，以便單獨(dú)進(jìn)行設(shè)計(jì)，再重新進(jìn)行組裝。SOCEncounter首先讀入RTL或門級(jí)網(wǎng)表，并快速構(gòu)建可準(zhǔn)確代表最終芯片（包括時(shí)序、布線、芯片大小，功耗和信號(hào)完整性）的芯片“虛擬原型”。通過使用物理虛擬原型功能，設(shè)計(jì)師可以快速驗(yàn)證物理可行性并在邏輯上進(jìn)行必要更改。在布局布線的時(shí)候，需要首先指定IO，電源和地的布置，制定平面布置、插入時(shí)鐘樹等工作之后，才可以進(jìn)行開始使用工具進(jìn)行自動(dòng)的布局布線。最后得到的布局布線的結(jié)果仍然需要手工調(diào)整，才可以得到合理的設(shè)計(jì)版圖。

五、流片與整理階段

數(shù)字集成電路設(shè)計(jì)的最后階段為流片與整理階段。在完成版圖設(shè)計(jì)之后的仿真和綜合之后，網(wǎng)表被送去生產(chǎn)。生產(chǎn)簽字文檔將作為設(shè)計(jì)者和生產(chǎn)廠商之間的ASIC生產(chǎn)簽字的根據(jù)。這個(gè)文檔清楚地描述了網(wǎng)表的版本號(hào)、ASIC生產(chǎn)商所需要的測(cè)試向量、質(zhì)量意向和商業(yè)上的問題等。簽字之前，ASIC生產(chǎn)廠商需要仔細(xì)檢查設(shè)計(jì)者提供的網(wǎng)表文件、版圖設(shè)計(jì)結(jié)果和測(cè)試向量。通常ASIC生產(chǎn)廠商要求測(cè)試向量在簽字之前是經(jīng)過仿真的，這是一個(gè)比較長的過程。在樣片返回設(shè)計(jì)公司以后，仍然需要測(cè)試芯片；用錯(cuò)誤報(bào)告數(shù)據(jù)庫跟蹤測(cè)試中出現(xiàn)的錯(cuò)誤；分析失敗的測(cè)試?yán)?；?duì)ASIC中出現(xiàn)的錯(cuò)誤進(jìn)行定位；針對(duì)ASIC中出現(xiàn)的錯(cuò)誤，確定在網(wǎng)表中的改動(dòng)；評(píng)估芯片的工作電壓范圍和溫度范圍(環(huán)境測(cè)試)；進(jìn)行與其他已有產(chǎn)品的互通性測(cè)試。確保生產(chǎn)的集成電路達(dá)到最初規(guī)定的性能與設(shè)計(jì)指標(biāo)。

綜上所述，由于底層工藝技術(shù)的不斷變化，以及新工具廠商的出現(xiàn)，ASIC設(shè)計(jì)流程會(huì)出現(xiàn)一些流程上的調(diào)整，這個(gè)流程也不是一層不變。本論文所講述的是現(xiàn)在各個(gè)IC設(shè)計(jì)公司通用的設(shè)計(jì)流程。

參考文獻(xiàn)：

[1]我國數(shù)字頻率合成芯片獲突破性進(jìn)展. /news_show.asp.

第4篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞 模擬集成電路 CAD 教學(xué)改革

中圖分類號(hào)：G64 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1002—7661（2012）21—0006—01

在當(dāng)今信息時(shí)代，微電子學(xué)的應(yīng)用已經(jīng)滲透到國民經(jīng)濟(jì)的各個(gè)領(lǐng)域。集成電路（ Integrated Circuit， IC）作為微電子技術(shù)的核心，是整個(gè)信息產(chǎn)業(yè)和信息社會(huì)最根本的技術(shù)基礎(chǔ)。發(fā)展IC產(chǎn)業(yè)對(duì)提高技術(shù)的創(chuàng)新基礎(chǔ)和競(jìng)爭能力具有非常重要的作用，對(duì)國民經(jīng)濟(jì)發(fā)展、國防建設(shè)和人民文化生活等各方面都發(fā)揮著巨大的作用，也是一個(gè)國家參與國際化政治、經(jīng)濟(jì)競(jìng)爭的戰(zhàn)略產(chǎn)業(yè)。模擬集成電路是現(xiàn)實(shí)世界和數(shù)字化系統(tǒng)之間的橋梁，是現(xiàn)代信息化系統(tǒng)的關(guān)鍵技術(shù)之一。發(fā)展電子信息化，必須發(fā)展模擬IC技術(shù)。為了提高我國模擬IC電路的水平，不但要在產(chǎn)業(yè)化方面做出巨大的努力，還需培養(yǎng)出更多的高質(zhì)量人才。事實(shí)上，模擬集成電路設(shè)計(jì)是一個(gè)實(shí)踐性較強(qiáng)、實(shí)踐內(nèi)容多的微電子學(xué)專業(yè)的專業(yè)方向，因而在教學(xué)課程設(shè)置時(shí)不僅要努力加強(qiáng)理論教學(xué)，還需加強(qiáng)實(shí)踐教學(xué)，提高學(xué)生的實(shí)踐動(dòng)手能力?！赌M集成電路CAD》課程作為模擬集成電路設(shè)計(jì)方向的核心基礎(chǔ)課程，其教學(xué)的好壞關(guān)系到學(xué)生在模擬集成電路設(shè)計(jì)方面的發(fā)展前景。在此背景下，根據(jù)重慶郵電大學(xué)光電工程學(xué)院微電子學(xué)專業(yè)的實(shí)際情況，結(jié)合筆者多年集成電路實(shí)際工程經(jīng)驗(yàn)以及多年教學(xué)實(shí)踐，擬從以下幾個(gè)方面對(duì)《模擬集成電路CAD》課程的教學(xué)改革進(jìn)行探索。

一、理論教學(xué)，以培養(yǎng)學(xué)生分析設(shè)計(jì)能力為目標(biāo)

《模擬集成電路CAD》是模擬集成電路設(shè)計(jì)方向的一門核心基礎(chǔ)課，與其他電路基礎(chǔ)課一樣，具有承上啟下的作用。而模擬集成電路具有概念細(xì)節(jié)多、理論較抽象、工程特征突出、電路結(jié)構(gòu)多樣等特點(diǎn)，在學(xué)習(xí)中學(xué)生普遍反映較難學(xué)習(xí)。在設(shè)置授課內(nèi)容時(shí)，不僅要夯實(shí)專業(yè)基礎(chǔ)和培養(yǎng)學(xué)生的分析與設(shè)計(jì)能力，還要盡量避免與《模擬CMOS集成電路》等課程的知識(shí)重復(fù)的問題。

根據(jù)教學(xué)大綱以及課程內(nèi)容設(shè)置原則，《模擬集成電路CAD》理論教學(xué)定為32學(xué)時(shí)，并將講授內(nèi)容分為以下幾部分：第一部分，MOS仿真模型及CMOS模擬集成電路CAD；第二部分，單元電路設(shè)計(jì)、仿真及分析；第三部分，偏置電路設(shè)計(jì)、仿真及分析；第四部，跨導(dǎo)放大器設(shè)計(jì)。在授課過程中，以簡單CMOS模擬集成電路基本單元分析為主，復(fù)雜CMOS模擬集成電路分析為輔；以分析能力培養(yǎng)為主，設(shè)計(jì)能力培養(yǎng)為輔；激勵(lì)學(xué)生CMOS模擬集成電路設(shè)計(jì)的興趣。

二、實(shí)驗(yàn)教學(xué)，以培養(yǎng)學(xué)生實(shí)踐動(dòng)手能力為目標(biāo)

實(shí)驗(yàn)教學(xué)的目的在于培養(yǎng)學(xué)生建立起CMOS模擬集成電路設(shè)計(jì)流程的概念、熟練掌握各個(gè)環(huán)境的工具使用，能解決模擬集成電路設(shè)計(jì)仿真過程出現(xiàn)的問題，促使理論知識(shí)的理解和深化，因而設(shè)置合理的實(shí)驗(yàn)體系具有重要意義。同時(shí)，Cadence、Synopsys、Mentor等最主流集成電路設(shè)計(jì)工具廠商提供的EDA工具是目前集成電路設(shè)計(jì)公司最廣泛使用的工具。為了使學(xué)生在畢業(yè)后能很快適應(yīng)崗位、能盡快進(jìn)入角色，有必要使學(xué)生學(xué)習(xí)使用這類先進(jìn)的EDA工具，從而真正幫助學(xué)生掌握CMOS模擬集成電路設(shè)計(jì)技術(shù)。根據(jù)這一原則，《模擬集成電路CAD》實(shí)驗(yàn)教學(xué)定為32學(xué)時(shí)，并開設(shè)如下幾個(gè)實(shí)驗(yàn)：實(shí)驗(yàn)一，IC設(shè)計(jì)工具—Cadence的ADE與版圖大師等的使用；實(shí)驗(yàn)二，CMOS兩級(jí)運(yùn)算放大器的設(shè)計(jì)、版圖繪制與驗(yàn)證；實(shí)驗(yàn)三，CMOS帶隙基準(zhǔn)參考的設(shè)計(jì)、版圖繪制與驗(yàn)證。在實(shí)驗(yàn)過程中，一人為一組，有利于培養(yǎng)學(xué)生的獨(dú)立思考問題、解決問題的能力。

三、改革教學(xué)方法，豐富教學(xué)手段

教學(xué)內(nèi)容體系確定后，采用什么樣的教學(xué)方法與教學(xué)手段是非常重要的。采用有效的教學(xué)方法并結(jié)合先進(jìn)的教學(xué)手段，不僅有利于培養(yǎng)學(xué)生獲取知識(shí)的能動(dòng)性，而且有利于培養(yǎng)學(xué)生獨(dú)立發(fā)現(xiàn)問題、分析問題以及解決問題的能力，實(shí)現(xiàn)以教為中心到以學(xué)為中心的轉(zhuǎn)換，突出學(xué)生在學(xué)習(xí)過程中的主動(dòng)性，從而獲得好的教學(xué)成果。

針對(duì)CMOS模擬集成電路具有概念細(xì)節(jié)多、理論較抽象、工程特征突出、電路結(jié)構(gòu)多樣等特點(diǎn)，在（下轉(zhuǎn)第10頁）（上接第6頁）教學(xué)手段上以多媒體教學(xué)為主，傳統(tǒng)黑板板書為輔，同時(shí)在課堂上以動(dòng)畫的形式展現(xiàn)當(dāng)前CMOS模擬集成電路設(shè)計(jì)趨勢(shì)及其技術(shù)特點(diǎn)，從而達(dá)到提高課堂教學(xué)質(zhì)量的目的。

四、考核方式的改革

考核是對(duì)學(xué)習(xí)的結(jié)果做出評(píng)估，是反映教學(xué)效果的手段。而課程開設(shè)能否達(dá)到既定的教學(xué)目標(biāo)，課程的考核方式有著比較重要的作用。傳統(tǒng)的考核方式為試卷筆試與平時(shí)成績結(jié)合的方式。針對(duì)《模擬CMOS集成電路》課程特點(diǎn)，考核方式作如下嘗試：結(jié)合課程的專業(yè)特點(diǎn)，采用提交論文和現(xiàn)場(chǎng)答辯相結(jié)合的考核方式。針對(duì)課程的重點(diǎn)知識(shí)點(diǎn)，設(shè)計(jì)幾個(gè)課外小題目，讓學(xué)生通過查閱相關(guān)文獻(xiàn)資料，完成電路設(shè)計(jì)并撰寫小論文，從而增強(qiáng)學(xué)生獨(dú)立思考與實(shí)踐動(dòng)手能力。在每個(gè)題目完成后，教師要求學(xué)生在提交論文時(shí)做好答辯ppt，并利用專門時(shí)間進(jìn)行5分鐘左右的答辯，并接受教師和同學(xué)的提問。這樣可以引導(dǎo)學(xué)生更加重視實(shí)踐性環(huán)節(jié)，強(qiáng)化技能水平的提高。

教學(xué)過程是一個(gè)不斷探索、總結(jié)與創(chuàng)新的過程。要實(shí)現(xiàn)《模擬集成電路CAD》這門課的全面深入的改革，還有待與同仁一道共同努力。在今后的教學(xué)實(shí)踐中，筆者將加強(qiáng)與同行交流學(xué)習(xí)，進(jìn)一步完善教學(xué)內(nèi)容、教學(xué)實(shí)踐、教學(xué)方法、教學(xué)手段以及考核方式等，以期改善教學(xué)效果。

參考文獻(xiàn)：

[1]徐世六.軍用微電子技術(shù)發(fā)展戰(zhàn)略思考[J].微電子學(xué)，2004，34（1）：l—6.

第5篇：集成電路版圖設(shè)計(jì)范文

“集成電路版圖設(shè)計(jì)”、“微電子工藝及管理”、“半導(dǎo)體設(shè)備維護(hù)”為微電子技術(shù)專業(yè)學(xué)生培養(yǎng)的核心工作崗位.在省實(shí)訓(xùn)基地的建設(shè)中，建立了IC版圖設(shè)計(jì)實(shí)驗(yàn)室、微電子材料及器件工藝實(shí)驗(yàn)室和IC封裝測(cè)試實(shí)驗(yàn)室.依托省實(shí)訓(xùn)基地，瞄準(zhǔn)本專業(yè)的核心工作崗位需求，進(jìn)行本專業(yè)的新技術(shù)、新工藝、新材料等實(shí)訓(xùn)，使學(xué)生在校期間掌握本行業(yè)的先進(jìn)技術(shù)，提升就業(yè)競(jìng)爭力.在微電子工藝的教學(xué)中，改變?cè)瓉韺W(xué)生只能通過教師解說、觀看錄像等了解相關(guān)工藝過程，沒有機(jī)會(huì)親自動(dòng)手的狀況，采用理實(shí)一體化的教學(xué)模式；在IC版圖設(shè)計(jì)、IC封裝測(cè)試的教學(xué)中，進(jìn)行大力教學(xué)改革，以項(xiàng)目或任務(wù)驅(qū)動(dòng)，面向工作過程，實(shí)現(xiàn)融知識(shí)、技能與職業(yè)素質(zhì)于一體的人才培養(yǎng)[4].

2校內(nèi)外實(shí)訓(xùn)基地相融合，推進(jìn)教學(xué)改革

微電子涉及的實(shí)訓(xùn)設(shè)備昂貴，學(xué)校由于本身經(jīng)費(fèi)的限制，只能建立非常有限的微電子實(shí)驗(yàn)環(huán)境，其它的要依靠校企合作方式來解決.為發(fā)揮企業(yè)的優(yōu)勢(shì)，與蘇州中科集成電路設(shè)計(jì)中心進(jìn)行緊密合作.蘇州中科集成電路設(shè)計(jì)中心是中國科學(xué)院和蘇州市政府聯(lián)合創(chuàng)辦的大型院地合作項(xiàng)目，是蘇州市集成電路公共實(shí)訓(xùn)基地.雙方合作的主要內(nèi)容有：中科積極參與學(xué)校微電子專業(yè)人才培養(yǎng)方案的建設(shè)，在教材及教學(xué)內(nèi)容上互相學(xué)習(xí)，相互滲透，該專業(yè)基于項(xiàng)目教學(xué)法的“IC版圖設(shè)計(jì)”課程就是雙方合作開發(fā)的結(jié)果，中科每年都免費(fèi)接受該專業(yè)學(xué)生到中科進(jìn)行為期2-3天的參觀、實(shí)習(xí)、設(shè)計(jì)體驗(yàn)等活動(dòng)，每年都派工程師到學(xué)校給學(xué)生進(jìn)行行業(yè)發(fā)展及職業(yè)規(guī)劃的輔導(dǎo)，該專業(yè)每年推薦優(yōu)秀的學(xué)生，由學(xué)生自愿參加中科組織的有關(guān)“集成電路版圖設(shè)計(jì)”和“集成電路測(cè)試”方面的高技能培訓(xùn)，并由學(xué)校與中科共同擇優(yōu)推薦學(xué)生就業(yè).校企深度合作，校內(nèi)外實(shí)訓(xùn)基地相融合的培養(yǎng)方式，使學(xué)生參與到企業(yè)的實(shí)際工作中，按企業(yè)員工的要求進(jìn)行實(shí)戰(zhàn)訓(xùn)練，提高學(xué)生的責(zé)任感、團(tuán)隊(duì)意識(shí)和實(shí)際技能，也降低了學(xué)生的就業(yè)成本.

3工學(xué)結(jié)合，提高人才培養(yǎng)質(zhì)量

國家在“十二五”高等職業(yè)教育發(fā)展規(guī)劃中明確提出：繼續(xù)推行任務(wù)驅(qū)動(dòng)、項(xiàng)目導(dǎo)向、訂單培養(yǎng)、工學(xué)交替等教學(xué)做一體的教學(xué)模式改革.頂崗實(shí)習(xí)是讓學(xué)生對(duì)社會(huì)和專業(yè)加深了解的有效方法和途徑.在學(xué)校的大力支持下，先后與蘇州中科集成電路設(shè)計(jì)中心、信音電子(蘇州)有限公司、秉亮科技(蘇州)有限公司、旺宏微電子(蘇州)有限公司等公司建立了緊密的合作關(guān)系，成為本專業(yè)的校外實(shí)訓(xùn)基地.2009級(jí)微電子專業(yè)三個(gè)班的同學(xué)2011暑期在信音電子(蘇州)有限公司進(jìn)行了為期三個(gè)月的頂崗實(shí)習(xí)，這也是學(xué)校第一次一個(gè)年級(jí)的全專業(yè)學(xué)生到企業(yè)去.這是一次難得的了解企業(yè)的機(jī)會(huì)，鍛煉了學(xué)生各方面的能力，特別是毅力和個(gè)人意志品質(zhì)及團(tuán)隊(duì)合作精神.學(xué)生到企業(yè)頂崗實(shí)訓(xùn)，雖然很辛苦，但加深了對(duì)社會(huì)和企業(yè)的了解，掙了自己所需的學(xué)費(fèi)，學(xué)生感到特別自豪，也體會(huì)到父母掙錢給自己讀書的艱辛，深刻體會(huì)到以后努力學(xué)習(xí)、提高自己謀生手段的重要性.本專業(yè)探索出既增強(qiáng)學(xué)生的就業(yè)競(jìng)爭力，又降低企業(yè)的用人成本的人才培養(yǎng)模式，實(shí)現(xiàn)企業(yè)、學(xué)校、學(xué)生、家庭等多方共贏.

4構(gòu)建雙師結(jié)構(gòu)教學(xué)團(tuán)隊(duì)

實(shí)施“請(qǐng)進(jìn)來，走出去”的培養(yǎng)方式，向校外實(shí)訓(xùn)基地蘇州中科集成電路設(shè)計(jì)中心、蘇州瑋琪生物科技有限公司、無錫華潤矽科微電子有限公司等先后派出5名教師以項(xiàng)目合作的方式到企業(yè)短期工作，深入企業(yè)一線親身了解最新技術(shù)、體驗(yàn)工程環(huán)境，促進(jìn)雙師型教師隊(duì)伍的建設(shè).另外，也把企業(yè)項(xiàng)目帶進(jìn)來，目前本專業(yè)教研室的教師們承擔(dān)了來自校外實(shí)訓(xùn)基地的3項(xiàng)研發(fā)項(xiàng)目.與此同時(shí)，實(shí)訓(xùn)基地先進(jìn)的儀器設(shè)備，也為教師開展科研創(chuàng)造了條件，提升了教師的科研水平，為指導(dǎo)學(xué)生實(shí)訓(xùn)打下基礎(chǔ)[5].

5結(jié)語

第6篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞：集成電路設(shè)計(jì)；應(yīng)用型人才；課程改革

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2016）14-0059-02

一、引言

在過去的20多年來，中國教育實(shí)現(xiàn)兩大歷史性跨越。第一是實(shí)現(xiàn)了基本普及義務(wù)教育，基本掃除青壯年文盲的目標(biāo)；第二是中國高等教育開始邁入大眾化階段，高教毛入學(xué)率達(dá)到17%。據(jù)《2012年中國大學(xué)生就業(yè)報(bào)告》顯示[1]，在2011年畢業(yè)的大學(xué)生中，有近57萬人處于失業(yè)狀態(tài)，10多萬人選擇“啃老”；即使工作一年的人，對(duì)工作的滿意率也只有47%。2012年，全國普通高校畢業(yè)生規(guī)模達(dá)到680萬人，畢業(yè)人數(shù)再創(chuàng)新高，大學(xué)生將面臨越來越沉重的就業(yè)壓力。面對(duì)這樣的困境，國家相關(guān)部分提出了一系列的舉措，其中對(duì)本科畢業(yè)生的培養(yǎng)目標(biāo)逐漸向應(yīng)用型人才轉(zhuǎn)變[2-4]。集成電路作為信息產(chǎn)業(yè)的基礎(chǔ)和核心，是國民經(jīng)濟(jì)和社會(huì)發(fā)展的戰(zhàn)略性產(chǎn)業(yè)，已成為當(dāng)前國際競(jìng)爭的焦點(diǎn)和衡量一個(gè)國家或地區(qū)現(xiàn)代化程度以及綜合國力的重要標(biāo)志。本文將在對(duì)集成電路設(shè)計(jì)專業(yè)特點(diǎn)分析的基礎(chǔ)上，以北京信息科技大學(xué)集成電路設(shè)計(jì)專業(yè)課程設(shè)置為例，介紹面向應(yīng)用型人才培養(yǎng)目標(biāo)地集成電路設(shè)計(jì)本科課程現(xiàn)階段存在的問題并給出相關(guān)可行的改革方案。

二、集成電路設(shè)計(jì)專業(yè)特點(diǎn)

進(jìn)入本世紀(jì)后，我國的集成電路發(fā)展迅速，集成電路設(shè)計(jì)需求劇增。為了適應(yīng)社會(huì)發(fā)展的需要，國家開始加大推廣集成電路設(shè)計(jì)相關(guān)課程的本科教學(xué)工作[5]。經(jīng)過十年多的發(fā)展，集成電路設(shè)計(jì)專業(yè)特色也越來越明顯。

首先，集成電路設(shè)計(jì)專業(yè)對(duì)學(xué)生的專業(yè)基礎(chǔ)知識(shí)要求高。隨著工藝的不斷進(jìn)步，集成電路芯片的尺寸不斷下降，芯片功能不斷增強(qiáng)，功耗越來越低，速度越來越快。但隨著器件尺寸的不斷下降，組成芯片的最基本單元――“器件”的高階特性對(duì)電路性能的影響越來越大。除了器件基礎(chǔ)，電路設(shè)計(jì)人員同時(shí)還需要了解后端電路設(shè)計(jì)相關(guān)的版圖、工藝、封裝、測(cè)試等相關(guān)基礎(chǔ)知識(shí)，而這些流程環(huán)環(huán)相扣，任何一個(gè)環(huán)節(jié)出現(xiàn)問題，很難想象芯片能正常工作[6]。因此，對(duì)于一個(gè)合格的電路設(shè)計(jì)人員，深厚的專業(yè)基礎(chǔ)知識(shí)是必不可少的。

其次，集成電路設(shè)計(jì)專業(yè)需要學(xué)生對(duì)各種電子設(shè)計(jì)自動(dòng)化工具熟悉，實(shí)踐能力強(qiáng)。隨著電子設(shè)計(jì)自動(dòng)化工具的不斷發(fā)展，在電路設(shè)計(jì)的每一個(gè)階段，電路設(shè)計(jì)人員可以通過計(jì)算機(jī)完成電路設(shè)計(jì)的部分或全部的相關(guān)內(nèi)容。另一方面，電子設(shè)計(jì)自動(dòng)化工具的相關(guān)比較多，即使是同一家公司的同一種軟件的更新速度相當(dāng)快，集成電路設(shè)計(jì)工具種類繁多，而且沒有統(tǒng)一的標(biāo)準(zhǔn)這對(duì)集成電路設(shè)計(jì)教學(xué)增加了很大的難度。

再次，集成電路設(shè)計(jì)專業(yè)的相關(guān)教學(xué)工作量大。正如前面所介紹，要完成一個(gè)電路芯片的設(shè)計(jì)，需要電路設(shè)計(jì)人員需要了解從器件基礎(chǔ)到電路搭建、電路仿真調(diào)試、版圖、工藝、封裝、測(cè)試等相關(guān)知識(shí)，同時(shí)還要通過實(shí)驗(yàn)熟悉各種電子設(shè)計(jì)自動(dòng)化工具的使用。所有相關(guān)內(nèi)容對(duì)集成電路設(shè)計(jì)專業(yè)的教學(xué)內(nèi)容提出了更多的要求，但從現(xiàn)有的情況看，相關(guān)專業(yè)的課時(shí)數(shù)目難以改變，所以在有限的課時(shí)內(nèi)如何合理分配教學(xué)內(nèi)容是集成電路設(shè)計(jì)專業(yè)教師重要的工作。

最后，集成電路設(shè)計(jì)專業(yè)對(duì)配套的軟、硬件平臺(tái)要求高，投入資金成本高。從現(xiàn)有的情況看，國際上有4大集成電路設(shè)計(jì)EDA公司，還有很多中、小型EDA公司。每個(gè)公司的產(chǎn)品各不相同，即使針對(duì)相同的電路芯片，設(shè)計(jì)自動(dòng)化工具也各不相同。在硬件方面，軟件的安裝通常在高性能的服務(wù)器上，因此，硬件方面的成本也很高。軟硬件方面的成本嚴(yán)重地阻礙了國內(nèi)很多高等院校的集成電路設(shè)計(jì)專業(yè)發(fā)展。

三、集成電路設(shè)計(jì)專業(yè)課程設(shè)置及存在的問題

在集成電路設(shè)計(jì)專業(yè)課程設(shè)置方面，不同的學(xué)校的課程設(shè)置各不相同。但總的來說可以分為三類：基礎(chǔ)課、專業(yè)課和選修課。在三類課程的設(shè)置方面，每個(gè)學(xué)校的定義各不相同，主要是根據(jù)本校集成電路設(shè)計(jì)專業(yè)的側(cè)重點(diǎn)不同而有所區(qū)別。從國內(nèi)幾大相關(guān)院校的課程設(shè)置看，基礎(chǔ)課主要包括：《固體物理》、《半導(dǎo)體物理》、《晶體管原理》、《模擬電子技術(shù)》、《數(shù)字電子技術(shù)》等；專業(yè)課主要包括：《模擬集成電路設(shè)計(jì)》、《數(shù)字集成電路設(shè)計(jì)》、《信號(hào)處理》、《高頻電路》等；選修課主要包括：《集成電路EDA》、《集成電路芯片測(cè)試》、《集成電路版圖設(shè)計(jì)》、《集成電路封裝》等。

從現(xiàn)有的課程設(shè)置可以看到，針對(duì)國家應(yīng)用型人才培養(yǎng)目標(biāo)，現(xiàn)有的課程設(shè)置還存在很多問題，具體地說：

首先，課程設(shè)置偏于理論課程，實(shí)踐內(nèi)容缺乏，不符合應(yīng)用型人才的培養(yǎng)目標(biāo)要求。從上面的課程設(shè)置情況可以看到，各大高校在課程安排方面都側(cè)重于理論教學(xué)，缺乏實(shí)踐內(nèi)容。比如：《模擬集成電路設(shè)計(jì)》課程總學(xué)時(shí)為48，實(shí)驗(yàn)學(xué)時(shí)為8，遠(yuǎn)遠(yuǎn)低于實(shí)際需求，難以在短短8學(xué)時(shí)內(nèi)完成模擬集成電路設(shè)計(jì)相關(guān)實(shí)踐活動(dòng)。雖然集成電路設(shè)計(jì)專業(yè)對(duì)于專業(yè)基礎(chǔ)知識(shí)要求寬廣，但并不深厚，因此，浪費(fèi)太多時(shí)間在每個(gè)設(shè)計(jì)流程相關(guān)的理論知識(shí)的闡述是不合適的，也不符合我國大學(xué)生的現(xiàn)狀。

其次，實(shí)踐活動(dòng)不能與集成電路設(shè)計(jì)業(yè)界實(shí)際需要相結(jié)合，實(shí)踐內(nèi)容沒有可行性。從目前各大高等院校的課程內(nèi)容方面調(diào)研結(jié)果表明，對(duì)于本科教學(xué)情況，90%以上的實(shí)踐內(nèi)容都是教師根據(jù)理論教學(xué)內(nèi)容設(shè)置一些簡單可行的小電路，學(xué)生按照實(shí)驗(yàn)指導(dǎo)書的內(nèi)容按相關(guān)步驟操作即可完成整個(gè)實(shí)驗(yàn)過程。實(shí)驗(yàn)內(nèi)容簡單、重復(fù)，與集成電路設(shè)計(jì)業(yè)界實(shí)際需要完全不相關(guān)，這對(duì)學(xué)生以后的就業(yè)、擇業(yè)意義不大。

最后，沒有突現(xiàn)學(xué)校的專業(yè)特色，不適于當(dāng)今社會(huì)集成電路設(shè)計(jì)業(yè)界對(duì)本科畢業(yè)生的要求。但在競(jìng)爭激烈的電子信息產(chǎn)業(yè)界，如果想要畢業(yè)生擇業(yè)或者就業(yè)時(shí)有更強(qiáng)的競(jìng)爭力，各大高校需要有自己的專業(yè)特色，但現(xiàn)在各個(gè)高校的現(xiàn)狀仍然是“全面發(fā)展，沒有特色”。這對(duì)于地方高校的集成電路設(shè)計(jì)專業(yè)畢業(yè)生是一個(gè)劣勢(shì)。

四、面向應(yīng)用型人才培養(yǎng)目標(biāo)的課程改革

針對(duì)上面闡述的相關(guān)問題，本文給出了面向應(yīng)用型人才培養(yǎng)目標(biāo)的集成電路設(shè)計(jì)專業(yè)課程改革的幾點(diǎn)方案，具體地說：

首先，削減理論課的課時(shí)，加大實(shí)驗(yàn)內(nèi)容比例。理論課時(shí)遠(yuǎn)遠(yuǎn)高于實(shí)踐課時(shí)是當(dāng)今大學(xué)生教育的一個(gè)重要弊端，這也直接導(dǎo)致了大學(xué)生動(dòng)手能力差、實(shí)踐活動(dòng)參與度低、分工合作意識(shí)薄弱。而在不增加授課學(xué)時(shí)的前提下要改變這一現(xiàn)象，唯一的方法就是改變授課內(nèi)容，適當(dāng)削減理論課的課時(shí)，加大實(shí)驗(yàn)內(nèi)容的比例。這樣既能滿足國家對(duì)于本科畢業(yè)生應(yīng)用型人才的培養(yǎng)目標(biāo)，也符合創(chuàng)新型本科生的特點(diǎn)。

其次，積極推進(jìn)“校企聯(lián)合辦學(xué)”，讓學(xué)生更早接觸業(yè)界發(fā)展，指導(dǎo)擇業(yè)、就業(yè)。正如前面介紹，現(xiàn)在各大高等院校的教學(xué)內(nèi)容理論性太強(qiáng)，學(xué)生在大學(xué)四年學(xué)習(xí)到的相關(guān)知識(shí)與實(shí)際應(yīng)用相脫離。這也造成很大一部分本科畢業(yè)生在入職后的第一年難以進(jìn)入工作狀態(tài)，工作效率差，影響后面學(xué)生的就業(yè)、擇業(yè)。如果能在學(xué)生在校期間，比如大學(xué)三年級(jí)或更早，推進(jìn)“校企聯(lián)合辦學(xué)”，使學(xué)生更早了解到業(yè)界真正工作模式以及業(yè)界關(guān)注的重點(diǎn)，這對(duì)于學(xué)生后續(xù)進(jìn)入工作非常有利，同時(shí)也能推進(jìn)學(xué)?？蒲泄ぷ?。

最后，實(shí)現(xiàn)優(yōu)質(zhì)教學(xué)資源的共享。這里的教學(xué)資源，除了包括授課筆記、教案、教學(xué)講義外還包括高水平教師。雖然現(xiàn)在高等教育研究相關(guān)機(jī)構(gòu)也開設(shè)了一些青年教師課程培訓(xùn)相關(guān)內(nèi)容，但真正取得的成效還相對(duì)比較小。另外，針對(duì)集成電路設(shè)計(jì)專業(yè)來說，跟隨業(yè)界發(fā)展的相關(guān)知識(shí)更新較快，配套的軟硬件代價(jià)較高，如果能實(shí)現(xiàn)高校軟硬件教學(xué)資源的共享，尤其是高水平高校扶持低水平高校，這將更有利于提高畢業(yè)生的整體水平。

五、結(jié)論

本文詳細(xì)分析面對(duì)應(yīng)用型人才培養(yǎng)目標(biāo)的集成電路設(shè)計(jì)專業(yè)的特點(diǎn)，并在對(duì)國內(nèi)相關(guān)院校集成電路設(shè)計(jì)專業(yè)調(diào)研基礎(chǔ)上給出集成電路設(shè)計(jì)專業(yè)的基礎(chǔ)課、專業(yè)課、選修課課程的內(nèi)容以及教學(xué)方式情況，指出面向應(yīng)用型人才培養(yǎng)目標(biāo)現(xiàn)在課程設(shè)置方面存在的問題。同時(shí)，文章給出了在當(dāng)今大學(xué)生招生人數(shù)劇增情況下，如何合理安排集成電路設(shè)計(jì)專業(yè)課程的方案從而實(shí)現(xiàn)應(yīng)用型培養(yǎng)目標(biāo)。

參考文獻(xiàn)：

[1]王興芬.面向應(yīng)用型人才培養(yǎng)的實(shí)踐教學(xué)內(nèi)涵建設(shè)及其管理機(jī)制改革[J].實(shí)驗(yàn)技術(shù)與管理，2012，（29）：117-119.

[2]殷樹娟，齊臣杰.集成電路設(shè)計(jì)的本科教學(xué)現(xiàn)狀及探索[J].中國電力教育，2012，（4）：64-66.

[3]侯燕芝，王軍，等.實(shí)驗(yàn)教學(xué)過程規(guī)范化管理的研究與實(shí)踐[J].實(shí)驗(yàn)室研究與探索，2012，（10）：124-126.

[4]張宏勛，和蔭林，等.高校實(shí)驗(yàn)室教學(xué)文化變革的阻力及其化解[J].實(shí)驗(yàn)室研究與探索，2012，（10）：162-165.

第7篇：集成電路版圖設(shè)計(jì)范文

關(guān)鍵詞應(yīng)用型人才IC設(shè)計(jì)需求分析

隨著我國IC產(chǎn)業(yè)的迅速發(fā)展，相應(yīng)人才的需求量也日益增加。根據(jù)上海半導(dǎo)體和IC研討會(huì)公布的數(shù)據(jù)，08年中國IC產(chǎn)業(yè)對(duì)設(shè)計(jì)工程師的需求將達(dá)到25萬人，但目前國內(nèi)人才數(shù)量短缺這個(gè)數(shù)字不止幾十倍。例如我們熟知的威盛雖然號(hào)稱IC設(shè)計(jì)人才大戶，但相對(duì)于其在內(nèi)地業(yè)務(wù)發(fā)展的需要還是捉襟見肘，其關(guān)聯(lián)企業(yè)每年至少需要吸納數(shù)百名IC設(shè)計(jì)人才，而目前培養(yǎng)規(guī)模無法滿足。而在人才的需求中，應(yīng)用型IC設(shè)計(jì)人才更加受到歡迎。

一、IC設(shè)計(jì)人才短缺

2008年，全國集成電路（IC）人才需求將達(dá)到25萬人，按照目前IC人才的培養(yǎng)速度，今后10年，IC人才仍然還有20多萬人的缺口。這是08年4月21日在沈陽師范大學(xué)軟件學(xué)院舉行的國家信息技術(shù)緊缺人才培養(yǎng)工程——CSIP-AMD集成電路專項(xiàng)培訓(xùn)開班儀式上了解到的。同樣有數(shù)據(jù)表明，近日，從清華大學(xué)、電子科技大學(xué)、北京航空航天大學(xué)了解到，目前全國高校設(shè)有微電子專業(yè)總共只有10余個(gè)，每年從IC卡設(shè)計(jì)和微電子專業(yè)畢業(yè)的碩士生也只有二三百人。在國內(nèi)大約僅有不足4000名設(shè)計(jì)師，而2008年，IC產(chǎn)業(yè)對(duì)IC設(shè)計(jì)工程師的需求量達(dá)到25萬－30萬人。有專家預(yù)測(cè)，到2008年底僅北京市IC及微電子產(chǎn)業(yè)就將超過2000億元人民幣，而到了2010年我國可能需要30萬名IC卡設(shè)計(jì)師[1]。未來我國IC卡設(shè)計(jì)人才需求巨大。目前中國每年從IC設(shè)計(jì)和微電子專業(yè)畢業(yè)的高學(xué)歷的碩士生只有數(shù)百人。中國現(xiàn)有400多所高校設(shè)置了計(jì)算機(jī)系，新近又特批了51所商業(yè)化運(yùn)做的軟件學(xué)院。但這些軟件學(xué)院和計(jì)算機(jī)系培養(yǎng)的是程序員。中國目前只有十來所大學(xué)能夠培養(yǎng)IC設(shè)計(jì)專業(yè)的學(xué)生。因此IC設(shè)計(jì)專業(yè)人才處于極其供不應(yīng)求的狀態(tài)。可以這樣說，這是因?yàn)槲覈艽蟪潭壬鲜菦]有足夠的IC設(shè)計(jì)人才。

專家指出，我國IC設(shè)計(jì)人員不足的一個(gè)重要的原因是IC設(shè)計(jì)是新興學(xué)科，國內(nèi)在此之前很少有大專院校開設(shè)IC設(shè)計(jì)專業(yè)，現(xiàn)在從事IC設(shè)計(jì)專業(yè)的人才，大部分是微電子、半導(dǎo)體或計(jì)算機(jī)、自動(dòng)控制等相鄰領(lǐng)域的理工專業(yè)畢業(yè)生，但是和實(shí)際的IC工作比起來，還是有差距，學(xué)校并不了解企業(yè)需要的是什么樣的人才。所以，許多IC設(shè)計(jì)企業(yè)只能經(jīng)常從應(yīng)屆畢業(yè)生中直接招聘人才再進(jìn)行培訓(xùn)。此外，IC設(shè)計(jì)的實(shí)驗(yàn)環(huán)境要求，恐怕所有的高校都沒有能力搭建。據(jù)了解，建一個(gè)供30人使用的IC實(shí)驗(yàn)室，光是購買硬件設(shè)備就需要15萬美元。

最新研究指出：到2010年中國半導(dǎo)體市場(chǎng)將占世界總需求量的6％，位居全球第四。未來幾年內(nèi)中國芯片生產(chǎn)有望每年以42％的速度遞增，這大大高于全球10％的平均增長速度。僅就IC卡一項(xiàng)來看，我國IC卡設(shè)計(jì)前景廣闊。身份證IC卡的正式應(yīng)用，將是十億計(jì)的數(shù)量，百億計(jì)的銷售額，此外讀卡機(jī)及其系統(tǒng)將有成倍的產(chǎn)值。半導(dǎo)體理事長俞忠鈺說，2002年全國的IC設(shè)計(jì)單位已達(dá)到了240家，根據(jù)北京市發(fā)展微電子產(chǎn)業(yè)的建設(shè)規(guī)劃，到2010年，北京市要逐步建成20條左右大規(guī)模高水平的芯片生產(chǎn)線，200家高水平的IC卡專業(yè)設(shè)計(jì)公司。據(jù)預(yù)測(cè)，北京市IC產(chǎn)業(yè)將超過2000億元。巨大的商機(jī)也同時(shí)帶來了市場(chǎng)對(duì)IC卡設(shè)計(jì)人才的巨大需求。

二、應(yīng)用型IC設(shè)計(jì)技術(shù)人才需求日切

IC產(chǎn)業(yè)飛速發(fā)展，現(xiàn)在的焦點(diǎn)已經(jīng)移到了IT產(chǎn)業(yè)的核心技術(shù)IC設(shè)計(jì)上。據(jù)北京半導(dǎo)體協(xié)會(huì)負(fù)責(zé)人董秀琴表示，IC卡設(shè)計(jì)工程師在軟件行業(yè)是現(xiàn)在公認(rèn)的高收入階層。目前我國IC卡人才缺口巨大，在我國的高等教育里，這一塊發(fā)展十分緩慢。按照中國現(xiàn)在的市場(chǎng)行情，一個(gè)剛畢業(yè)、沒有任何工作經(jīng)驗(yàn)的IC設(shè)計(jì)工程師的年薪最少也要在8萬元左右。為什么會(huì)出現(xiàn)這樣的情況呢？董秀琴講，這是因?yàn)橐环矫媸乾F(xiàn)有IC設(shè)計(jì)人才的嚴(yán)重缺乏；另一方面是國內(nèi)外市場(chǎng)對(duì)IC卡設(shè)計(jì)人才尤其是合格的IC設(shè)計(jì)師的大量需求。

由此我們可以看出，對(duì)于應(yīng)用型的設(shè)計(jì)人員來講，是備受集成電路行業(yè)歡迎的。例如常見的EDA公司、IC設(shè)計(jì)服務(wù)公司、IC設(shè)計(jì)公司和IDM或Fundry4種類型的公司需要那些IC設(shè)計(jì)人才呢？他們需要的是熟悉IC設(shè)計(jì)的技術(shù)支持工程師,涵蓋IC設(shè)計(jì)的所有方面,通常包括:系統(tǒng)設(shè)計(jì)、算法設(shè)計(jì)、數(shù)字IC前端邏輯設(shè)計(jì)與驗(yàn)證、FPGA設(shè)計(jì)、版圖設(shè)計(jì)、數(shù)字IC后端物理設(shè)計(jì)、數(shù)字后端驗(yàn)證、庫開發(fā)，甚至還有EDA軟件的開發(fā)與測(cè)試,嵌入式軟件開發(fā)等，其中對(duì)IC物理設(shè)計(jì)工程師的需求量會(huì)多一些[2]。

目前，需求量最大、人才缺口最大的主要有模擬設(shè)計(jì)工程師、數(shù)字設(shè)計(jì)工程師和版圖設(shè)計(jì)工程師三類。另外，設(shè)計(jì)環(huán)節(jié)還需要工藝接口工程師、應(yīng)用工程師、驗(yàn)證工程師等。IC版圖設(shè)計(jì)師的主要職責(zé)是通過EDA設(shè)計(jì)工具，進(jìn)行集成電路后端的版圖設(shè)計(jì)和驗(yàn)證，最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。版圖設(shè)計(jì)師通常需要與數(shù)字設(shè)計(jì)工程師和模擬設(shè)計(jì)工程師隨時(shí)溝通和合作才能完成工作。一個(gè)優(yōu)秀的版圖設(shè)計(jì)師，即要有電路的設(shè)計(jì)和理解能力，也要具備過硬的工藝知識(shí)。模擬設(shè)計(jì)工程師作為設(shè)計(jì)環(huán)節(jié)的關(guān)鍵人物，模擬設(shè)計(jì)工程師的工作是完成芯片的電路設(shè)計(jì)。由于各個(gè)設(shè)計(jì)企業(yè)所采用的設(shè)計(jì)平臺(tái)有所不同，不同材料、產(chǎn)品對(duì)電路設(shè)計(jì)的要求也千差萬別，模擬設(shè)計(jì)工程師最核心的技能是必須具備企業(yè)所需的電路設(shè)計(jì)知識(shí)和經(jīng)驗(yàn)，并有豐富的模擬電路理論知識(shí)。同時(shí)還需指導(dǎo)版圖設(shè)計(jì)工程師實(shí)現(xiàn)模擬電路的版圖設(shè)計(jì)。

由此我們可以看出，在IC人才的需求中，應(yīng)用型IC設(shè)計(jì)人才的需求更大，而且他們也是推動(dòng)集成電路產(chǎn)業(yè)迅速發(fā)展的生力軍。

三、以社會(huì)需求為導(dǎo)向，培養(yǎng)應(yīng)用型IC設(shè)計(jì)人才

國家對(duì)IC卡設(shè)計(jì)人才培養(yǎng)也很重視。據(jù)北京半導(dǎo)體協(xié)會(huì)卓洪俊部長說，到2010年，全國IC產(chǎn)量要達(dá)到500億塊，銷售額達(dá)到2000億元左右，將近占世界市場(chǎng)份額的5％，滿足國內(nèi)市場(chǎng)50％的需求。同時(shí)，國務(wù)院頒布《鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》的18號(hào)文件，支持和鼓勵(lì)軟件和IC產(chǎn)業(yè)加速發(fā)展，加快IC設(shè)計(jì)人才培養(yǎng)。

IC人才需求問題的解決首先還是從高校開始，2001年，清華大學(xué)微電子研究所開設(shè)了“集成電路設(shè)計(jì)與制造技術(shù)專業(yè)”第二學(xué)士學(xué)位班，2001年的IC專業(yè)二學(xué)位班已經(jīng)有64名學(xué)員在讀。清華大學(xué)還分別與宏力半導(dǎo)體、有研硅、首鋼合作培養(yǎng)IC人才。2002年，成都電子科大也開始招收“微電子技術(shù)專業(yè)”的二學(xué)位學(xué)員，同時(shí)擴(kuò)招微電子專業(yè)的本科生。為了更好地實(shí)施學(xué)校加速IC人才培養(yǎng)的戰(zhàn)略，電子科大還成立了微電子與固體電子學(xué)院，并建立了面積為1500平米的IC設(shè)計(jì)中心。同濟(jì)大學(xué)開始實(shí)施IC人才培養(yǎng)規(guī)劃，提出了“研究生、本科生、高職生”的多層次培養(yǎng)體系。

作為人才培養(yǎng)的搖籃，高校在這一方面應(yīng)進(jìn)一步加快改革，制定可行的、新的人才培養(yǎng)計(jì)劃，以社會(huì)需求為導(dǎo)向，加強(qiáng)教學(xué)、實(shí)驗(yàn)和實(shí)訓(xùn)投入，多渠道、多方式地進(jìn)行應(yīng)用型IC設(shè)計(jì)人才的培養(yǎng)。

參考文獻(xiàn)

第8篇：集成電路版圖設(shè)計(jì)范文

――首鋼NEC參觀感受

2007年7月4日，今天早上九點(diǎn)我們微電子04級(jí)全體同學(xué)在首鋼NEC門口集合，在姜老師和鞠老師的帶領(lǐng)下跟隨首鋼NEC工作人員開始了我們的參觀實(shí)習(xí)。雖然天氣炎熱，但是同學(xué)們秩序井然，而且大家參觀的熱情高漲，充滿了興奮與好奇。

在工作人員的陪同下，我們來到了首鋼NEC的小禮堂，進(jìn)行了簡單的歡迎儀式后，由工作人員向我們講解了集成電路半導(dǎo)體材料、半導(dǎo)體集成電路制造工藝、集成電路設(shè)計(jì)、集成電路技術(shù)與應(yīng)用前景和首鋼NEC有限公司概況，其中先后具體介紹了器件的發(fā)展史、集成電路的發(fā)展史、半導(dǎo)體行業(yè)的特點(diǎn)、工藝流程、設(shè)計(jì)流程，以及SGNEC的定位與相關(guān)生產(chǎn)規(guī)模等情況。

IC產(chǎn)業(yè)是基礎(chǔ)產(chǎn)業(yè)，是其他高技術(shù)產(chǎn)業(yè)的基礎(chǔ)，具有核心的作用，而且應(yīng)用廣泛，同時(shí)它也是高投入、高風(fēng)險(xiǎn)，高產(chǎn)出、規(guī)模化，具有戰(zhàn)略性地位的高科技產(chǎn)業(yè)，越來越重視高度分工與共贏協(xié)作的精神。近些年來，IC產(chǎn)業(yè)遵從摩爾定律高速發(fā)展，越來越多的國家都在鼓勵(lì)和扶持集成電路產(chǎn)業(yè)的發(fā)展，在這種背景下，首鋼總公司和NEC電子株式會(huì)社于1991年12月31日合資興建了首鋼日電電子有限公司（SGNEC），從事大規(guī)模和超大規(guī)模集成電路的設(shè)計(jì)、開發(fā)、生產(chǎn)、銷售的半導(dǎo)體企業(yè)，致力于半導(dǎo)體集成電路制造（包括完整的生產(chǎn)線――晶圓制造和IC封裝）和銷售的生產(chǎn)廠商，是首鋼新技術(shù)產(chǎn)業(yè)的支柱產(chǎn)業(yè)。公司總投資580.5億日元，注冊(cè)資金207.5億日元，首鋼總公司和NEC電子株式會(huì)社分別擁有49.7％和50.3％的股份。目前，SGNEC的擴(kuò)散生產(chǎn)線工藝技術(shù)水平是6英寸、0.35um，生產(chǎn)能力為月投135000片，組裝線生產(chǎn)能力為年產(chǎn)8000萬塊集成電路，其主要產(chǎn)品有線性電路、遙控電路、微處理器、顯示驅(qū)動(dòng)電路、通用LIC等，廣泛應(yīng)用于計(jì)算機(jī)、程控和家電等相關(guān)領(lǐng)域，同時(shí)可接受客戶的Foundry產(chǎn)品委托加工業(yè)務(wù)。公司以“協(xié)力·敬業(yè)·創(chuàng)新·領(lǐng)先，振興中國集成電路產(chǎn)業(yè)”為宗旨，以一貫生產(chǎn)、服務(wù)客戶為特色，是我國集成電路產(chǎn)業(yè)中生產(chǎn)體系最完整、技術(shù)水平最先進(jìn)、生產(chǎn)規(guī)模最大的企業(yè)之一，也是我國半導(dǎo)體產(chǎn)業(yè)的標(biāo)志性企業(yè)之一。

通過工作人員的詳細(xì)講解，我們一方面回顧了集成電路相關(guān)的基礎(chǔ)理論知識(shí)，同時(shí)也對(duì)首鋼日電的生產(chǎn)規(guī)模、企業(yè)文化有了一個(gè)全面而深入的了解和認(rèn)識(shí)。隨后我們?cè)诠ぷ魅藛T的陪同下第一次親身參觀了SGNEC的后序工藝生產(chǎn)車間，以往只是在上課期間通過視頻觀看了集成電路的生產(chǎn)過程，這次的實(shí)踐參觀使我們心中的興奮溢于言表。

由于IC的集成度和性能的要求越來越高，生產(chǎn)工藝對(duì)生產(chǎn)環(huán)境的要求也越來越高，大規(guī)模和超大規(guī)模集成電路生產(chǎn)中的前后各道工序?qū)ιa(chǎn)環(huán)境要求更加苛刻，其溫度、濕度、空氣潔凈度、氣壓、靜電防護(hù)各種情況均有嚴(yán)格的控制。

為了減少塵土顆粒被帶入車間，在正式踏入后序工藝生產(chǎn)車間前，我們都穿上了專門的鞋套膠袋。透過走道窗戶首先映入眼簾的是干凈的廠房和身著“兔子服”的工人，在密閉的工作間，大多數(shù)IC后序工藝的生產(chǎn)都是靠機(jī)械手完成，工作人員只是起到輔助操作和監(jiān)控的作用。每間工作間門口都有嚴(yán)格的凈化和除靜電設(shè)施，防止把污染源帶入生產(chǎn)線，以及靜電對(duì)器件的瞬間擊穿，保證產(chǎn)品的質(zhì)量、性能，提高器件產(chǎn)品成品率。接著，我們看到了封裝生產(chǎn)線，主要是樹脂材料的封裝。環(huán)氧樹脂的包裹，一方面起到防塵、防潮、防光線直射的作用，另一方面使芯片抗機(jī)械碰撞能力增強(qiáng)，同時(shí)封裝把內(nèi)部引線引出到外部管腳，便于連接和應(yīng)用。

在SGNEC后序工藝生產(chǎn)車間，給我印象最深的是一張引人注目的的海報(bào)“一目了然”，通過向工作人員的詢問，我們才明白其中的奧秘：在集成電路版圖的設(shè)計(jì)中，最忌諱的是“一目了然”版圖的出現(xiàn)，一方面是為了保護(hù)自己產(chǎn)品的專利不被模仿和抄襲；另一方面，由于集成電路是高新技術(shù)產(chǎn)業(yè)，毫無意義的模仿和抄襲只會(huì)限制集成電路的發(fā)展，只有以創(chuàng)新的理念融入到研發(fā)的產(chǎn)品中，才能促進(jìn)集成電路快速健康發(fā)展。

在整個(gè)參觀過程中，我們都能看到整潔干凈的車間、纖塵不染的設(shè)備、認(rèn)真負(fù)責(zé)的工人，自始至終都能感受到企業(yè)的特色文化，細(xì)致嚴(yán)謹(jǐn)?shù)墓ぷ鳉夥?、一絲不茍的工作態(tài)度、科學(xué)認(rèn)真的工作作風(fēng)。不可否認(rèn)，我們大家都應(yīng)該向他們學(xué)習(xí)，用他們的工作的態(tài)度與作風(fēng)于我們專業(yè)基礎(chǔ)知識(shí)的學(xué)習(xí)中，使我們能夠適應(yīng)目前集成電路人才的需求。

這次參觀，由于集成電路生產(chǎn)自身的限制，我們只能通過遠(yuǎn)距離的參觀，不能進(jìn)一步向技術(shù)工人請(qǐng)教和學(xué)習(xí)而感到遺憾，總的來說，這次活動(dòng)十分圓滿。

第9篇：集成電路版圖設(shè)計(jì)范文

EDA是電子設(shè)計(jì)自動(dòng)化(ElectronicDesignAutomation)的縮寫,EDA技術(shù)作為現(xiàn)代電子技術(shù)的核心，它依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件上，對(duì)以硬件描述語言HDL（HardwareDescriptionLanguage）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)技術(shù)、ASIC測(cè)試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)。自動(dòng)測(cè)試技術(shù)等，在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）、計(jì)算機(jī)輔助工程（CAE）技術(shù)以及多種計(jì)算機(jī)語言的設(shè)計(jì)概念。EDA技術(shù)為現(xiàn)代電子理論和設(shè)計(jì)的表達(dá)與實(shí)現(xiàn)提供了可能性。

2.EDA技術(shù)的發(fā)展過程

EDA技術(shù)的發(fā)展過程反映了近代電子產(chǎn)品設(shè)計(jì)技術(shù)的一段歷史進(jìn)程,就過去幾十年電子技術(shù)的發(fā)展歷程，大致可以將EDA技術(shù)的發(fā)展分為三個(gè)階段。（1）初級(jí)階段:早期階段即是CAD(ComputerAssistDesign)階段,大致在20世紀(jì)70年代,當(dāng)時(shí)中小規(guī)模集成電路已經(jīng)出現(xiàn),傳統(tǒng)的手工制圖設(shè)計(jì)印刷電路板和集成電路的方法效率低、花費(fèi)大、制造周期長。人們開始借助于計(jì)算機(jī)完成印制電路板一PCB設(shè)計(jì),將產(chǎn)品設(shè)計(jì)過程中高重復(fù)性的繁雜勞動(dòng)如布圖布線工作用二維平面圖形編輯與分析的CAD工具代替,主要功能是交互圖形編輯,設(shè)計(jì)規(guī)則檢查,解決晶體管級(jí)版圖設(shè)計(jì)、PCB布局布線、門級(jí)電路模擬和測(cè)試。（2）發(fā)展階段:20世紀(jì)80年代是EDA技術(shù)的發(fā)展和完善階段,即進(jìn)入到CAE(ComputerAssistEngineeringDesign)階段。

由于集成電路規(guī)模的逐步擴(kuò)大和電子系統(tǒng)的日趨復(fù)雜,人們進(jìn)一步開發(fā)設(shè)計(jì)軟件,將各個(gè)CAD工具集成為系統(tǒng),從而加強(qiáng)了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì),該時(shí)期的EDA技術(shù)已經(jīng)延伸到半導(dǎo)體芯片的設(shè)計(jì),生產(chǎn)出可編程半導(dǎo)體芯片。（3）成熟階段:20世紀(jì)90年代以后微電子技術(shù)突飛猛進(jìn),一個(gè)芯片上可以集成幾百萬、幾千萬乃至上億個(gè)晶體管,這給EDA技術(shù)提出了更高的要求,也促進(jìn)了EDA技術(shù)的大發(fā)展。各公司相繼開發(fā)出了大規(guī)模的EDA軟件系統(tǒng),這時(shí)出現(xiàn)了以高級(jí)語言描述、系統(tǒng)級(jí)仿真和綜合技術(shù)為特征的EDA技術(shù)。

3.EDA技術(shù)的特點(diǎn)

EDA技術(shù)代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向,它的基本特征是采用高級(jí)語言描述,即硬件描述語言HDL(HardwareDescriptionLanguage),就是可以描述硬件電路的功能。信號(hào)連接關(guān)系及定時(shí)關(guān)系的語言。它比電原理圖更有效地表示硬件電路的特性,同時(shí)具有系統(tǒng)仿真和綜合能力,具體歸納為以下幾點(diǎn):（1）現(xiàn)代化EDA技術(shù)大多采用“自頂向下(Top-Down)”的設(shè)計(jì)程序,從而確保設(shè)計(jì)方案整體的合理和優(yōu)化,避免“自底向上(Bottom-up)”設(shè)計(jì)過程使局部優(yōu)化,整體結(jié)構(gòu)較差的缺陷。（2）HDL給設(shè)計(jì)帶來很多優(yōu)點(diǎn):①語言公開可利用;②語言描述范圍寬廣;③使設(shè)計(jì)與工藝無關(guān);④可以系統(tǒng)編程和現(xiàn)場(chǎng)編程,使設(shè)計(jì)便于交流、保存、修改和重復(fù)使用,能夠?qū)崿F(xiàn)在線升級(jí)。（3）自動(dòng)化程度高,設(shè)計(jì)過程中隨時(shí)可以進(jìn)行各級(jí)的仿真、糾錯(cuò)和調(diào)試,使設(shè)計(jì)者能早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤,避免設(shè)計(jì)工作的浪費(fèi),同時(shí)設(shè)計(jì)人員可以拋開一些具體細(xì)節(jié)問題,從而把主要精力集中在系統(tǒng)的開發(fā)上,保證設(shè)計(jì)的高效率、低成本,且產(chǎn)品開發(fā)周期短、循環(huán)快。（4）可以并行操作,現(xiàn)代EDA技術(shù)建立了并行工程框架結(jié)構(gòu)的工作環(huán)境。從而保證和支持多人同時(shí)并行地進(jìn)行電子系統(tǒng)的設(shè)計(jì)和開發(fā)。

4.EDA技術(shù)的應(yīng)用

EDA技術(shù)在電子工程設(shè)計(jì)中發(fā)揮著不可替代的作用,主要表現(xiàn)在以下幾個(gè)方面:

4.1驗(yàn)證電路設(shè)計(jì)方案的正確性

設(shè)計(jì)方案確定之后,首先采用系統(tǒng)仿真或結(jié)構(gòu)模擬的方法驗(yàn)證設(shè)計(jì)方案的可行性,這只要確定系統(tǒng)各個(gè)環(huán)節(jié)的傳遞函數(shù)(數(shù)學(xué)模型)便可實(shí)現(xiàn)。這種系統(tǒng)仿真技術(shù)可推廣應(yīng)用于非電專業(yè)的系統(tǒng)設(shè)計(jì),或某種新理論、新構(gòu)思的設(shè)計(jì)方案。仿真之后對(duì)構(gòu)成系統(tǒng)的各電路結(jié)構(gòu)進(jìn)行模擬分析,以判斷電路結(jié)構(gòu)設(shè)計(jì)的正確性及性能指標(biāo)的可實(shí)現(xiàn)性。這種量化分析方法對(duì)于提高工程設(shè)計(jì)水平和產(chǎn)品質(zhì)量,具有重要的指導(dǎo)意義。

4.2電路特性的優(yōu)化設(shè)計(jì)

元器件的容差和工作環(huán)境溫度將對(duì)電路的穩(wěn)定性產(chǎn)生影響。傳統(tǒng)的設(shè)計(jì)方法很難對(duì)這種影響進(jìn)行全面的分析,也就很難實(shí)現(xiàn)整體的優(yōu)化設(shè)計(jì)。EDA技術(shù)中的溫度分析和統(tǒng)計(jì)分析功能可以分析各種溫度條件下的電路特性,便于確定最佳元件參數(shù)、最佳電路結(jié)構(gòu)以及適當(dāng)?shù)南到y(tǒng)穩(wěn)定裕度,真正做到優(yōu)化設(shè)計(jì)

4.3實(shí)現(xiàn)電路特性的模擬測(cè)試

電子電路設(shè)計(jì)過程中,大量的工作是數(shù)據(jù)測(cè)試和特性分析。但是受測(cè)試手段和儀器精度所限,測(cè)試問題很多。采用EDA技術(shù)后,可以方便地實(shí)現(xiàn)全功能測(cè)試。