EDA技術(shù)數(shù)字電子技術(shù)的應(yīng)用
前言：想要寫出一篇引人入勝的文章？我們特意為您整理了EDA技術(shù)數(shù)字電子技術(shù)的應(yīng)用范文，希望能給你帶來靈感和參考，敬請閱讀。
由于計(jì)算機(jī)科學(xué)與技術(shù)的高速發(fā)展，數(shù)字電子技術(shù)試驗(yàn)在高等院校電子類信息專業(yè)教學(xué)中十分關(guān)鍵，其具有較強(qiáng)的理論性及工程實(shí)踐性。可是，由于電子技術(shù)的高速發(fā)展，高校數(shù)字電子技術(shù)試驗(yàn)教學(xué)的環(huán)境與形勢也逐步產(chǎn)生改變。當(dāng)前社會(huì)中，老師同樣與學(xué)生需要面對(duì)全新的機(jī)遇及挑戰(zhàn)。在此類狀況中，很多學(xué)者及高校通過試驗(yàn)教學(xué)的方式進(jìn)行創(chuàng)新，以此探究電子設(shè)計(jì)自動(dòng)化技術(shù)，使得eda技術(shù)具有充沛的條件為數(shù)字電子技術(shù)試驗(yàn)提供有效、合理的環(huán)境，能夠較大程度提高學(xué)員的創(chuàng)新能力、計(jì)算機(jī)應(yīng)用能力以及實(shí)踐動(dòng)手能力，且為學(xué)生此后的就業(yè)打好基礎(chǔ)。
1EDA技術(shù)數(shù)字電子技術(shù)的設(shè)計(jì)步驟
對(duì)于設(shè)計(jì)范疇而言，EDA技術(shù)的研發(fā)對(duì)數(shù)字電子設(shè)計(jì)的意義十分重大，將傳統(tǒng)硬件、搭試、調(diào)試以及焊接改變?yōu)橥高^計(jì)算機(jī)運(yùn)轉(zhuǎn)的自動(dòng)化形式。
1.1設(shè)計(jì)輸入
所有項(xiàng)目在執(zhí)行設(shè)計(jì)途中，都具備了最少一項(xiàng)以上的多源文件，其可以為VHDL文件、原理圖文件以及混合輸入文件等。
1.2綜合
運(yùn)用EDA軟件系統(tǒng)的綜合器將VHDL軟件設(shè)計(jì)及硬件可執(zhí)行性進(jìn)行銜接則為綜合，也是軟件改變成硬件電路十分主要的方法，透過這一環(huán)節(jié)能夠完成源文件的綜合。在真正的應(yīng)用過程里，EDA軟件系統(tǒng)綜合器大多為對(duì)于某類CPLD/FPGA供應(yīng)商的產(chǎn)品進(jìn)行調(diào)試，因此，綜合的最終結(jié)論則為同硬件可實(shí)現(xiàn)性具有緊密的聯(lián)系。EDA技術(shù)為我們完成邏輯綜合及優(yōu)化給予了良好的功能，其能夠?qū)⒃O(shè)計(jì)人員涉及的邏輯級(jí)的電路圖向門級(jí)電路執(zhí)行自動(dòng)轉(zhuǎn)換，最終構(gòu)成相應(yīng)的時(shí)序分析文件、網(wǎng)表文件等不同報(bào)表。
1.3適配
此環(huán)節(jié)也稱之為布線布局，在綜合之后則需使用CPLD/FPGA布線以及布局適配器將綜合后的圖標(biāo)文件進(jìn)行代表的邏輯映射操作，而在這過程中又詳細(xì)的涵蓋了邏輯分割、底層器件配置、布局布線、邏輯優(yōu)化等相關(guān)操控。而在適配結(jié)束后，則會(huì)產(chǎn)生與時(shí)序仿真應(yīng)用的網(wǎng)表文件與下載文件當(dāng)中，比如JAM或EDEC等形式的文件，最終適配對(duì)象和器件的構(gòu)造細(xì)節(jié)對(duì)應(yīng)尤為關(guān)鍵。
1.4仿真
仿真則為編程下載前，一定要透過EDA工具進(jìn)行適配所形成的結(jié)論進(jìn)行模擬測驗(yàn)。在EDA設(shè)計(jì)中，仿真十分關(guān)鍵，仿真通常包含了功能仿真與時(shí)序仿真。功能仿真為僅針對(duì)設(shè)計(jì)描繪的邏輯功能采取測試模擬，以此掌握是否符合原設(shè)計(jì)的標(biāo)準(zhǔn)，并在仿真過程里不會(huì)對(duì)具體硬件特征有所涵蓋。時(shí)序仿真是透過適配后的表格文件進(jìn)行仿真，將器件的硬件特征包含在內(nèi)，因此，這一器件仿真最貼近真實(shí)，且仿真結(jié)論的精準(zhǔn)度較高。1.5編程下載在仿真之后將適配后生成的下載文件透過Byteblaster下載電纜線，將其通過FPGA/CPLD器件進(jìn)行維護(hù)，便于檢驗(yàn)與調(diào)試硬件。最終統(tǒng)一執(zhí)行測試硬件系統(tǒng)，包括FPGA及CPLD。保障設(shè)計(jì)項(xiàng)目在目標(biāo)系統(tǒng)中的實(shí)際工狀況的終極驗(yàn)證相符，從而避免在設(shè)計(jì)時(shí)產(chǎn)生錯(cuò)誤，實(shí)現(xiàn)設(shè)計(jì)的改革及優(yōu)化。
2EDA技術(shù)數(shù)字電子技術(shù)的試驗(yàn)構(gòu)架
2.1虛擬數(shù)字電子技術(shù)的試驗(yàn)構(gòu)架
EDA研發(fā)工具有許多種，其中常見的有Multisin、Quar-tusII、Protel以及Matlab，進(jìn)行創(chuàng)建虛擬數(shù)字電子技術(shù)試驗(yàn)平臺(tái)。而此虛擬數(shù)字電子技術(shù)試驗(yàn)平臺(tái)通過兩方面組成：①源于EDA的學(xué)習(xí)平臺(tái)，而主要為試驗(yàn)仿真功能塊；②虛擬試驗(yàn)平臺(tái)，主要為試驗(yàn)平臺(tái)信息的管理功能塊與試驗(yàn)管理及評(píng)估功能塊。這兩方面功能塊相互間需要進(jìn)行信息交互，以此創(chuàng)建起具備功能較為完善、虛擬的、源于EDA技術(shù)的數(shù)字電子技術(shù)試驗(yàn)平臺(tái)。
2.2各模塊框架
以EDA試驗(yàn)平臺(tái)為基礎(chǔ)，其試驗(yàn)仿真功能塊主要通過四個(gè)方面構(gòu)成：①獲得項(xiàng)目信息；②基礎(chǔ)學(xué)習(xí)；③完成虛擬試驗(yàn)；④處理試驗(yàn)結(jié)論。參加試驗(yàn)的人員通過此虛擬試驗(yàn)平臺(tái)獲得相應(yīng)的試驗(yàn)內(nèi)容，透過基礎(chǔ)學(xué)習(xí)，選擇適當(dāng)?shù)腅DA工具，將需要執(zhí)行的試驗(yàn)內(nèi)容得以完成，并將其試驗(yàn)數(shù)據(jù)、圖標(biāo)乃至源程序代碼、試驗(yàn)圖紙、仿真參數(shù)、仿真結(jié)論保存或通過紙質(zhì)輸出，并將其上傳到數(shù)據(jù)庫，有利于未來翻閱使用。基礎(chǔ)學(xué)習(xí)通過四個(gè)方面結(jié)合而成，則為EDA工具學(xué)習(xí)、學(xué)習(xí)軟件編程語言、熟悉試驗(yàn)器件、試驗(yàn)理論知識(shí)等。EDA工具是Multisin、Quar-tusII、Protel以及Matlab編程語言中使用最為廣泛的匯編語言及VHDL兩種語言。試驗(yàn)期間使用的是普遍數(shù)字芯片，并且，系統(tǒng)中還能夠下載完善的數(shù)字試驗(yàn)設(shè)計(jì)案例，案例中存在清晰的系統(tǒng)設(shè)計(jì)路線，乃至系統(tǒng)內(nèi)的重要技術(shù)介紹，有利于試驗(yàn)人員深刻理解數(shù)字系統(tǒng)，并提升設(shè)計(jì)能力。試驗(yàn)管理及評(píng)估功能塊包含了試驗(yàn)項(xiàng)目內(nèi)容、獲取試驗(yàn)項(xiàng)目完成信息、批閱試驗(yàn)項(xiàng)目、管理試驗(yàn)信息。管理人員首先需要將試驗(yàn)內(nèi)容通過此平臺(tái)傳輸給相應(yīng)人員。
3EDA技術(shù)數(shù)字電子技術(shù)的試驗(yàn)應(yīng)用效果
我們以EDA試驗(yàn)平臺(tái)為基礎(chǔ)，其試驗(yàn)仿真功能塊主要通過四個(gè)方面構(gòu)成：①獲得項(xiàng)目信息；②基礎(chǔ)學(xué)習(xí)；③完成虛擬試驗(yàn)；④處理試驗(yàn)結(jié)論。虛擬數(shù)字電子技術(shù)試驗(yàn)平臺(tái)通過兩方面組成：①主要是試驗(yàn)仿真的功能塊。②主要是試驗(yàn)平臺(tái)的信息管理功能塊和試驗(yàn)的管理評(píng)估功能塊。以上兩個(gè)功能塊之間一般需要信息互換，以此創(chuàng)建起具備功能較為完善、虛擬的、源于EDA技術(shù)的數(shù)字電子技術(shù)試驗(yàn)平臺(tái)。
3.1試驗(yàn)的可靠性比較高
在試驗(yàn)教學(xué)中把EDA數(shù)字電子技術(shù)融入其中，不僅僅可以提高試驗(yàn)教學(xué)的效率，還可以使得試驗(yàn)的效果比較真實(shí)可信。用這個(gè)技術(shù)可以非常真實(shí)的表現(xiàn)出電路設(shè)計(jì)中可能存在的問題。其實(shí)每個(gè)實(shí)門電路的延時(shí)都非常有可能出現(xiàn)電路冒險(xiǎn)競爭現(xiàn)象，這種現(xiàn)象往往會(huì)使得正常的信號(hào)進(jìn)入不正常的尖峰脈沖，但是這種現(xiàn)象往往會(huì)因?yàn)樵O(shè)備采樣精度影響，觀察不出來。然而我們可以通過EDA軟件把這一現(xiàn)象觀察出來。
3.2通過試驗(yàn)學(xué)生的動(dòng)手能力會(huì)大大提高
EDA數(shù)字電子平臺(tái)有著電路的更改更加快捷，調(diào)試更加便捷，其開發(fā)的時(shí)間段也不長等這些優(yōu)勢。那么我們在進(jìn)行EDA數(shù)字電子試驗(yàn)的時(shí)候，學(xué)生能夠快速的學(xué)會(huì)電子設(shè)計(jì)。在這個(gè)基礎(chǔ)上再進(jìn)行綜合試驗(yàn)的設(shè)計(jì)與研究，就會(huì)非常容易。EDA數(shù)字電子試驗(yàn)平臺(tái)由于教學(xué)比較新穎，學(xué)生會(huì)產(chǎn)生濃厚的學(xué)習(xí)興趣，進(jìn)而使得最終可以熟練的掌握所學(xué)的知識(shí)。
3.3EDA數(shù)字電子技術(shù)試驗(yàn)具有開放性
EDA數(shù)字電子仿真技術(shù)試驗(yàn)在實(shí)際的教學(xué)中是不受器材制約的，當(dāng)然也不受課時(shí)制約，并且相當(dāng)部分的工作都是計(jì)算機(jī)來做的，其設(shè)計(jì)工作不僅僅只是在試驗(yàn)室，在設(shè)計(jì)完成之后，我們可以把試驗(yàn)文件保存起來，還要對(duì)芯片實(shí)際運(yùn)行的特性進(jìn)行測試，這樣可以大大提高試驗(yàn)的靈活性。在教學(xué)的時(shí)候，學(xué)生也可以進(jìn)行自主的設(shè)計(jì)試驗(yàn)，并且提出問題，大大的提高的教學(xué)的質(zhì)量。
4EDA數(shù)字電子仿真教學(xué)大大提高了教學(xué)質(zhì)量
在進(jìn)行復(fù)雜試驗(yàn)的時(shí)候，往往所牽涉的參數(shù)是非常多的，哪怕只是出現(xiàn)一個(gè)小小的失誤，都會(huì)直接影響到試驗(yàn)的結(jié)果。運(yùn)用EDA數(shù)字電子技術(shù)能夠使得教學(xué)試驗(yàn)變得比較容易操作，并且還可以設(shè)計(jì)幾種方案，進(jìn)而提高教學(xué)的效率。對(duì)那些資金不是短缺的學(xué)校，用EDA數(shù)字電子仿真技術(shù)可以讓學(xué)生在電腦就完成所有的試驗(yàn)，不僅僅降低了成本也提高了教學(xué)質(zhì)量。在試驗(yàn)人員結(jié)束試驗(yàn)項(xiàng)目后，需對(duì)其結(jié)論進(jìn)行拷貝，并將其輸入至數(shù)據(jù)庫內(nèi)。試驗(yàn)平臺(tái)信息管理功能塊包含了注冊模塊、登錄模塊、試驗(yàn)信息管理以及故障處理。而平臺(tái)信息管理功能塊的主要工作為管理日常試驗(yàn)信息，如試驗(yàn)人員的登錄與注冊、試驗(yàn)平臺(tái)材料的下載與故障維護(hù)等。
5結(jié)束語
綜上所述，虛擬數(shù)字電子技術(shù)試驗(yàn)身為相對(duì)前沿的試驗(yàn)方式，雖然自身優(yōu)勢較多，可并無法真正取代傳統(tǒng)試驗(yàn)，所以，在加強(qiáng)數(shù)字電子技術(shù)試驗(yàn)的同時(shí)，也不可忽略傳統(tǒng)試驗(yàn)的存在。以EDA技術(shù)為基礎(chǔ)設(shè)計(jì)的全新試驗(yàn)架構(gòu)，融合所有功能模塊的執(zhí)行路線，對(duì)于不同設(shè)計(jì)功能要求，選擇有效的設(shè)計(jì)工具且規(guī)劃出更為完善的試驗(yàn)體系。
作者：王小輝 單位：興寧市網(wǎng)絡(luò)信息中心