表貼高速連接器測試板串?dāng)_優(yōu)化設(shè)計

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了表貼高速連接器測試板串?dāng)_優(yōu)化設(shè)計范文，希望能給你帶來靈感和參考，敬請閱讀。

摘要：針對一款表貼高速連接器的遠(yuǎn)端串?dāng)_測試不合格而進(jìn)行分析和設(shè)計，通過優(yōu)化高速連接器測試板改善了遠(yuǎn)端串?dāng)_測試結(jié)果。首先介紹了印制板串?dāng)_的成因和主要影響因素；然后優(yōu)化設(shè)計測試板布線和疊層，并通過仿真對比測試板在優(yōu)化前后的遠(yuǎn)端串?dāng)_性能；最后使用優(yōu)化前后的測試板分別實測表貼連接器遠(yuǎn)端串?dāng)_性能，并對比遠(yuǎn)端串?dāng)_測試結(jié)果，驗證優(yōu)化的有效性。通過測試結(jié)果可以看出，使用優(yōu)化后的測試板測試連接器，遠(yuǎn)端串?dāng)_滿足≤-26dB的要求。

關(guān)鍵詞：串?dāng)_；高速連接器；測試板；帶狀線

引言

隨著技術(shù)的飛速進(jìn)步，電子系統(tǒng)正不斷地向高速率、高集成度的方向發(fā)展，信號完整性問題也變得更加重要[1-3]。高速連接器伴隨著現(xiàn)代電子系統(tǒng)的需求，在高速傳輸領(lǐng)域得到了廣泛應(yīng)用[4]。高速連接器作為印制板間或印制板與外部連接的重要器件，需滿足嚴(yán)格的信號完整性指標(biāo)要求，其中串?dāng)_為重要指標(biāo)之一[5-6]。在高速連接器的開發(fā)過程中，一般在印制板上設(shè)計走線，連接測試儀器和連接器測試引腳，以測試產(chǎn)品是否滿足高速性能。印制板走線之間本身存在串?dāng)_，儀器測得的串?dāng)_結(jié)果包括了連接器接觸件之間和測試板走線之間的串?dāng)_。因此，高速連接器測試板的串?dāng)_性能對連接器串?dāng)_測試結(jié)果的準(zhǔn)確性有著重要影響。現(xiàn)有某型號高速連接器的兩對差分對之間遠(yuǎn)端串?dāng)_的測試結(jié)果不滿足指標(biāo)要求，需對問題進(jìn)行定位并優(yōu)化遠(yuǎn)端串?dāng)_結(jié)果。

1測試板優(yōu)化前的高速連接器串?dāng)_

對于表貼高速連接器，通常使用微帶線測試板進(jìn)行測試，因為表層微帶走線可以避開傳輸線上過孔的設(shè)計，降低了高速板的設(shè)計難度。但是微帶線在較小空間、較高傳輸速率時會產(chǎn)生串?dāng)_。被測表貼高速連接器串?dāng)_要求≤-26dB（10MHz、6.25Gb/s），該表貼連接器使用微帶線測試板，如圖1所示，實測近端串?dāng)_滿足要求，而遠(yuǎn)端串?dāng)_為-24.7dB，沒有達(dá)到≤-26dB的要求。可通過仿真分析是否是測試印制板串?dāng)_超差，導(dǎo)致產(chǎn)品遠(yuǎn)端串?dāng)_測試不合格，分別做連接器的串?dāng)_仿真和連接器與測試板的串?dāng)_仿真。圖2為連接器仿真模型；圖3為包含微帶線印制板與連接器的仿真模型，微帶線長度等于實物印制板上微帶線長度。兩種模型的仿真結(jié)果如圖4所示，表1為遠(yuǎn)端串?dāng)_的仿真最大值。通過對比可以看出，連接器仿真模型的遠(yuǎn)端串?dāng)_≤-30.7dB，滿足指標(biāo)要求，而帶有測試板的連接器仿真模型遠(yuǎn)端串?dāng)_結(jié)果為≤-25.6dB，不滿足要求?？煽闯鰷y試板的串?dāng)_性能設(shè)計不好，導(dǎo)致產(chǎn)品串?dāng)_測試不合格，下面主要針對測試板進(jìn)行分析和優(yōu)化。

2印制板串?dāng)_分析

串?dāng)_是指信號在傳輸線上傳播時，對相鄰的傳輸線產(chǎn)生的容性耦合和感性耦合噪聲。容性耦合是指干擾線上傳輸?shù)男盘栍捎陔妷和蛔兌a(chǎn)生的電場在被干擾線上引起感應(yīng)電流，從而引發(fā)電磁干擾的現(xiàn)象。當(dāng)信號從干擾線的驅(qū)動端輸出時，會有一部分容性耦合電流流入受擾線。因為受擾線上前向和后向受到的阻抗相同，所以耦合電流一半流回受擾線近端，另一半流向受擾線遠(yuǎn)端。流向受擾線遠(yuǎn)端的電流是正向流動的，即從信號路徑流到返回路徑。感性耦合是指干擾線上傳輸?shù)男盘栍捎陔娏魍蛔兌a(chǎn)生的磁場在被干擾線上引起感應(yīng)電壓，從而引發(fā)電磁干擾的現(xiàn)象。同容性耦合相似，當(dāng)受擾線上出現(xiàn)耦合電流時，耦合電流一半流向近端，另一半流向受擾線遠(yuǎn)端。不同的是，受擾線遠(yuǎn)端感性耦合電流的方向與容性耦合電流的方向相反。由此可知，受擾線遠(yuǎn)端的耦合噪聲為容性耦合噪聲與感性耦合噪聲的差值。如果所有導(dǎo)線周圍的介質(zhì)材料是同質(zhì)的，而且是均勻分布的，則相對容性耦合和相對感性耦合是完全相同的，在這種結(jié)構(gòu)中就不會出現(xiàn)遠(yuǎn)端串?dāng)_。如果介質(zhì)材料有不同質(zhì)現(xiàn)象，相對容性耦合和相對感性耦合就不相等，這將引起遠(yuǎn)端噪聲。由此可以得出，周圍介質(zhì)相同的帶狀線走線相對于上下介質(zhì)不同的微帶線走線，可以減小線條間的遠(yuǎn)端串?dāng)_。

3優(yōu)化高速測試印制板設(shè)計

從上一節(jié)的分析可看出微帶線對遠(yuǎn)端串?dāng)_的影響，可以通過優(yōu)化布線和疊層，將表層微帶線變?yōu)閮?nèi)層的帶狀線來改善遠(yuǎn)端串?dāng)_。首先通過仿真進(jìn)行分析和優(yōu)化，仿真帶狀線測試板與連接器安裝后的串?dāng)_，得到連接器與帶狀線測試板和連接器與微帶線測試板的遠(yuǎn)端串?dāng)_仿真結(jié)果如圖5所示，表2為遠(yuǎn)端串?dāng)_的仿真最大值。連接器與帶狀線測試板遠(yuǎn)端串?dāng)_仿真結(jié)果≤-29.1dB，滿足指標(biāo)要求，優(yōu)于第2節(jié)的微帶線測試板串?dāng)_仿真結(jié)果。最后，分別測試微帶線走線和帶狀線走線測試板，表貼高速連接器與帶狀線測試板如圖6所示，表3為遠(yuǎn)端串?dāng)_的實測最大值。使用優(yōu)化前后測試板分別測試同一款表貼連接器遠(yuǎn)端串?dāng)_，結(jié)果如圖7所示，測試頻率范圍0～3.125GHz。使用微帶線走線印制板測得連接器遠(yuǎn)端串?dāng)_≤-24.6dB，使用帶狀線走線印制板測得連接器遠(yuǎn)端串?dāng)_≤-27.4dB。通過對比可以看出，使用帶狀線測試板相對于使用微帶線印制板遠(yuǎn)端串?dāng)_明顯得到了改善，表明使用帶狀線形式走線的測試板具有更低的遠(yuǎn)端串?dāng)_值，即在高速連接器測試中引入的遠(yuǎn)端串?dāng)_更少，可使遠(yuǎn)端串?dāng)_測試結(jié)果更加準(zhǔn)確。

4結(jié)語

本文對印制板微帶線和帶狀線遠(yuǎn)端串?dāng)_的不同進(jìn)行了理論分析，帶狀線遠(yuǎn)端串?dāng)_更小?；诶碚摲治觯瑢σ豢畋碣N高速連接器遠(yuǎn)端串?dāng)_測試不合格的問題進(jìn)行了分析和仿真，并對高速測試板串?dāng)_進(jìn)行優(yōu)化，將印制板微帶線改為帶狀線。最后，分別使用優(yōu)化前后的測試板實測連接器樣品，測試結(jié)果顯示，使用優(yōu)化后測試板的高速連接器遠(yuǎn)端串?dāng)_測試結(jié)果降低了2.8dB，并且該結(jié)果滿足了表貼高速連接器串?dāng)_≤-26dB的要求。

［參考文獻(xiàn)］

[1]PAULCR.電磁兼容導(dǎo)論[M].聞映紅，譯.北京：機(jī)械工業(yè)出版社，2006.

[2]BOGATINE.信號完整性與電源完整性分析[M].2版.李玉山，劉洋，譯.北京：電子工業(yè)出版社，2015.

[3]柴林峰，蔣留兵，柳政枝，等.基于數(shù)字電路系統(tǒng)的高速PCB信號完整性分析[J].桂林電子科技大學(xué)學(xué)報，2012，32（2）：101-104.

[4]邵建興，張杰.一種高速背板用高密度數(shù)據(jù)傳輸連接器設(shè)計[J].電子器件，2016，39（2）：291-297.

[5]孫宇貞.高速電路的信號完整性分析[J].電子技術(shù)應(yīng)用，2005（3）：73-76.

[6]陳毓彬，王文雙.高速差分連接器測試方法及分析[J].電子產(chǎn)品可靠性與環(huán)境試驗，2015（3）：41-45.

作者：何飛 單位：上海航天科工電器研究院有限公司